Technique de BIST pour synthétiseurs de fréquence RF

par Anna Asquini

Thèse de doctorat en Optique et radiofréquences

Sous la direction de Salvador Mir.

Soutenue en 2010

à Grenoble, INPG .


  • Résumé

    Le coût et le temps de test élevés des testeurs RF poussent à l’optimisation de test pour les circuits analogiques-mixtes RF. Jusqu'à présent, le test des circuits RF était effectué par la validation des spécifications fonctionnelles du circuit. Cependant, à cause des contraintes imposées par les fréquences en jeu de plus en plus élevées et par des temps de test les plus réduits possible, la mesure de certaines spécifications fonctionnelles, même sur testeurs dédiés, n’est plus faisable. Il est ainsi nécessaire de développer de nouvelles méthodes de test permettant de répondre à ces besoins. Cette thèse a pour objectif le développement d’un bouquet des circuits de test sur puce de type BIST le plus général possible pour les circuits RF afin de supporter l’étape de conception et d’optimiser le test de production. Le développement de la stratégie de validation d’un circuit de BIST se base sur les points suivants : choix des mesures de test avec simulation du circuit sous test ; modélisation des mesures de test et de spécifications du circuit sous test a travers simulations Monte-Carlo ; génération d’une population statistiquement plus représentative a travers la théorie des Copules ; génération d’une liste de fautes qui peuvent se produire dans le circuits sous test ; simulations d’injection de fautes ; analyse des métriques de test telles que le taux de couverture, le defect level et le yield loss. Ces travaux ont été menés sur un cas d’étude industriel de type PLL conçu à STMicroelectronics.


  • Pas de résumé disponible.

  • Titre traduit

    BIST technique for RF frequency synthesizers


  • Résumé

    The expensive and time consuming RF testers urge test optimization and alternative test methods for anamog-mixed RF circuits. Due to the increasing frequencies that come into play and the need to speed up test time, measurements of some functional specifications are no more feasible. The development of new methods is thus necessary to face these new requirements. This PhD. Has the aim to be the first step towards building a set of universal BIST solutions for RF circuits to support design stage and optimize production test. The validation strategy is based on the following steps : choice of test measures ; statistical modeling of the DUT ; generation and simulation of faults that may occur un the DUT ; analysis of test metrics such as fault coverage, defect level, and yield loss. This work has been carried out on an industrial case study such as an RF PLL designed in STMicroelectronics.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (165-24 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. 57 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS10/INPG/0001/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS10/INPG/0001
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.