Modélisation et analyse des performances de la bibliothèque MPI en tenant compte de l'architecture matérielle

par Meriem Zidouni

Thèse de doctorat en Informatique

Sous la direction de Radu Mateescu.

Soutenue en 2010

à l'Université Joseph Fourier (Grenoble) .


  • Résumé

    Dans le cadre de son offre de serveurs haut de gamme, la société Bull conçoit des multiprocesseurs à mémoire distribuée partagée avec un protocole de cohérence de cache CC-DSM (Cache-Coherent Distibuted Shared Memory), et fournit un implémentation de la bibliothèque MPI (Message Passing Interface) pour la programmation parallèle. L'évaluation desperformances de cette implémentation permettra, d'une part, de faire les bons choix d'architecture matérielle et de la couche logicielle au moment de la conception et, d'autre part, fournira des éléments d'analyse nécessaires pour comprendre les mesures faites au moment de la validation de la machine réelle. Nous proposons et mettons en œuvre dans ce travail de thèse une méthodologie permettant d'évaluer les performances des algorithmes de la bibliothèque MPI (\ping-pong et barrières) en tenant compte de l'architecture matérielle. Cette approche est basée sur l'utilisation des méthodes formelles, elle consiste en 3 étapes principales: 1) la modélisation en langage LOTOS des aspects matériels (topologie d'interconnexion et protocole de cohérence de cache) et logiciels (algorithmes MPI); 2) la vérification formelle de la correction fonctionnelle du modèle obtenu; 3) l'évaluation des performances après l'extension du modèle par des informations quantitatives (latences des transferts des données) en utilisant des méthodes numériques et de la simulation.


  • Résumé

    The range ofhigh-end servers designed and manufactured by Bull includes cache-coherent distributed shared memory (CC-DSM) multiprocessor systems equipped with an implementation of the Message Passing Interface (MPI) library for parallel programming. The evaluation of the performances ofthis implementation will enable, on the one hand, to make the right choices ofthe hardware architecture and of the software layer at design time and, will provide, on the other hand, the analysis elements necessary for understanding the experimental measures performed when the real machine is validated. Ln this thesis, we propose and develop a methodology allowing to evaluate the performances ofMPI library primitives (send/receive and barriers) by taking into account the hardware architecture. This approach is based on formaI methods and consists ofthree main phases: 1) modeling in the LOTOS language the hardware aspects (interconnection topology, cache coherency protocol) and the software aspects (MPI primitives and benchmark algorithms); 2) formaI verification ofthe functional correctness of the model obtained; 3) performance evaluation after extending the model wit quantitative information (data transfer latencies) by using numerical method,s and simulation

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (202 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. 97 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS10/GRE1/0077/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS10/GRE1/0077
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.