Techniques d'analyse de défaillance de circuits intégrés appliquées au descrambling et à la lecture de données sur des composants mémoires non volatiles

par Christophe De Nardi

Thèse de doctorat en Matériaux, technologies et composants pour l'électronique

Sous la direction de Jean-Luc Gauffier.

Soutenue en 2009

à Toulouse, INSA .


  • Résumé

    La protection des données stockées sur les circuits intégrés mémoires est un enjeu majeur de notre société. Aujourd’hui, ces circuits sont partout, de l'électronique grand public (carte SIM, clés USB), aux satellites en passant par les cartes bancaires et les passeports numériques. Ce travail de thèse répond à la question suivante : "Est-il possible de lire, physiquement, l'information stockée dans une mémoire non volatile (NVM) ? ". Par opposition aux attaques logicielles (software), les approches physiques (hardware) sont destructrices du composant. Pour accéder à l'information contenue dans le coeur de la mémoire, il faut donc contrôler cette destruction progressive. Nous avons mis au point une méthode en quatre étapes adaptable à chaque famille de NVM : 1) analyse technologique, 2) descrambling des adresses, 3) préparation d'échantillon pour rendre les données accessibles et 4) lecture des données. La difficulté et la complexité de ce travail se comprennent mieux en partant du résultat recherché. Par exemple, la donnée (0 ou 1) d'une cellule mémoire Flash correspond à la présence/absence d'une charge de quelques centaines d'électrons stockée sur la grille flottante d'un transistor. Lire la bonne valeur nécessite une technique à forte résolution topographique et potentielle, suffisamment peu invasive pour ne pas effacer ces électrons, mobiles par nature. Pour les technologies mémoires actuelles (noeud ≥90nm), nous montrons que le contraste de potentiel passif (PVC) ou les modes électriques de la microcopie à forces atomiques (AFM) sont adaptés à ces contraintes. Dans cette approche, l'étape n°3 de préparation d'échantillon s'avère déterminante pour mettre à nu le lieu de stockage des charges sans les perdre. La méthode mise en place dans cette thèse se base sur une caractérisation fonctionnelle et technologique des mémoires et une compréhension des techniques de préparation et d'analyse des composants. L'expérience acquise pendant ces trois ans montre l'importance du choix de la technique de lecture et de l'ajustement des paramètres en fonction du type de mémoire à analyser. Pour les futures technologies (noeud ≤65nm) ou silicium sur isolant (SOI), notre méthode devrait rester applicable

  • Titre traduit

    Failure analysis techniques of integrated circuits applied to descrambling and data reading on non volatile memory components


  • Résumé

    Protection of data stored on integrated circuit memories is a major preoccupation of our society. Today, these circuits are everywhere, from electronics for the general public (SIM charts, USB flash memories), to satellites, bank cards and numerical passports. This thesis strives to answer the following question: “Is it possible to physically read the information stored in a non volatile memory (NVM)?”. Contrary to software attacks, physical approaches (hardware) destroy components. To reach the information contained in the core of a memory, this progressive destruction must be controlled. We have developed a four stage method adapted to each NVM family: 1) technological analysis, 2) address descrambling, 3) sample preparation to make data accessible and 4) data reading. The difficulty and complexity of this work can be better understood if we start with the desired result. For example, the data (0 or 1) of flash memory cell corresponds to the presence/absence of a charge of several hundred electrons stored on the floating gate of a transistor. Detecting the correct value requires a technique with strong topographic and potential resolution, which is as non invasive as possible to avoid erasing the electrons which are by nature, highly mobile. For current memory technologies (node ≥90nm), we show that passive voltage contrast (PVC) or electric modes of Atomic Force Microscopy (AFM) are adapted to these constraints. With this approach, stage n°3 of sample preparation is the key step to expose storage location of programmed charges without losing them. The method described in this thesis is based on a functional and physical characterization of memories coupled with an understanding of component preparation and analysis techniques. The experience gained over the past three years shows the importance of choosing the right reading technique and adjusting parameters according to the type of memory to be analyzed. For future technologies (node ≤65nm) or silicon on insulator (SOI), our method should remain applicable

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (482 p.)
  • Annexes : Bibliogr. p. 461-475

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées. Bibliothèque centrale.
  • Disponible pour le PEB
  • Cote : 2009/969/DEN
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.