Exploration de l'espace des architectures mémoire pour des systèmes de traitement d'image avec références non affines aux données : application à des blocs fondamentaux d'un modèle de rétine numérique

par Rosilde Corvino

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Jeanny Hérault, Stéphane Mancini et de Roberto Guizzetti.

Soutenue en 2009

à l'Université Joseph Fourier (Grenoble) .

    mots clés mots clés


  • Résumé

    Dans le cadre de la synthèse de haut niveau (SHN), qui permet d’extraire un modèle structural à partir d’un modèle algorithmique, nous proposons des solutions pour optimiser l’accès et le transfert de données du matériel cible. Une méthodologie d’exploration de l’espace des architectures mémoire possibles a été mise au point. Cette méthodologie trouve un compromis entre la quantité de mémoire interne utilisée et les performances temporelles du matériel généré. Deux niveau d’optimisation existe : 1)Une optimisation architecturale, qui consiste à créer une hiérarchie mémoire, 2)Une optimisation algorithmique, qui consiste à partitionner la totalité des données manipulées pour stocker en interne seulement celles qui sont utiles dans l’immédiat. Pour chaque répartition possible, nous résolvonsle problème de l’ordonnancement des calculs et de mapping des données. À la fin, nous choisissons la ou les solutions pareto. Nous proposons un outil, front-end de la SHN, qui est capable d’appliquer l’optimisation algorithmique du point 2) à un algorithme de traitement d’image spécifié par l’utilisateur. L’outil produit en sortie un modèle algorithmique optimisé pour la SHN, en customisant une architecture générique.


  • Résumé

    The aim of this Phd is to propose a methodology that improves the data transfer and management for applications having non-affine arra references. The target applications are iterative image processing algorithms which are non-recursive and have static dependences. These applications are weil described by a Joop based C-code and they can undergo a High Level Synthesis which in fer a RTL model from an input C-code. The input code of the HLS can be optimized, by the loop transformations, with respect to its data storage and management. Ln fact, in the trame of polyhedral model, the loop transformations enhance data locality and allow the computation parallelism and the data prefetchin. These transformations require that the array references are affine. Ln our model we proposes a method to apply data and operations partitionning for applications with non-affine array references. An exploration is run with different tiling of input and output data spaces. The output tiling is than projected onto the input tiling. The outpu tiles calculations are re-schedulied in order to minimize the internai memory or optimize the temporal performance of the produced system. A mapping between the input tiles and the internai buffers is computed and, at the end, the best solutions in the analyzed set are chosen.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (239 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. 120 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Accessible pour le PEB
  • Cote : TS09/GRE1/0167/Dju
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS09/GRE1/0167
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.