Modulateur sigma delta passe-haut et application dans la réception RF multistandards

par Hasham Ahmed Khushk

Thèse de doctorat en Electronique et communications

Sous la direction de Patrick Loumeau et de Văn Tâm Nguyêñ.

Soutenue en 2009

à Paris, Télécom ParisTech .


  • Résumé

    Dans cette thèse, les recherches ont été menées à des niveaux d'abstraction différents pour optimiser le fonctionnement du modulateur ΣΔ passe-haut (PH). Une approche « top-down » est adoptée pour atteindre cet objectif. Au niveau de l'architecture du récepteur RF, le nouvellement créé récepteur Fs/2 est sélectionné pour sa grande compatibilité avec modulateur ΣΔ PH comparé aux architectures de réception: zéro-IF et faible-IF. Après avoir défini la topologie du récepteur, l'architecture du modulateur ΣΔ est adressée. Nous proposons une nouvelle architecture du deuxième ordre dont la fonction de transfert du signal est unitaire. Elle est plus avantageuse que d'autres topologies en termes de complexité et de performance. Puisque le modulateur de second ordre est incapable de fournir les performances requises, les structures en cascade ou MASH pour l'opération PH sont explorées. La topologie GMSCL (Generalized Multi-Stage Closed Loop) est choisie et une technique récemment proposée est appliquée pour linéariser le CNA de retour. En plus, cette technique augmente la plage dynamique du convertisseur. Ensuite, après une analyse comparative approfondie, le meilleur filtre HP est choisie pour ce modulateur. Il a les avantages d'avoir une basse consommation, une superficie réduite et un bruit moins important. Enfin, l'architecture GMSCL PH proposée est validée en CMOS 65nm. Les applications visées sont l'UMTS avec 3. 84MHz bande de conversion à 80 dB de la plage dynamique et WiMAX avec 25MHz de bande passante à 52dB de dynamique.

  • Titre traduit

    High-pass delta sigma modulator and its application in multi-standard RF receivers


  • Résumé

    In this thesis, research has been carried out at various abstraction levels to optimize the High Pass(HP) ∆Σ modulator operation. A top-down approach is adopted to achieve this objective. Beginning with the RF receiver architecture, the newly created Fs/2 receiver is selected for its enhanced compatibility with HP ∆Σ modulator as compared to other state of the art receiver architectures namely zero-IF and low-IF receivers. After the receiver topology, the next level of design i-e ∆Σ modulator architecture is addressed. We propose a new second-order unity-STF architecture which is advantageous over other topologies in terms of complexity and performance. Since the second-order modulator is unable to provide the required performance, the cascaded or MASH structures for HP operation are explored. GMSCL(Generalized Multi-Stage Closed Loop) topology is chosen and a recently proposed technique is applied to linearise the feedback DAC. This technique eliminates the need of Dynamic Element Matching (DEM) and increases the dynamic range of the converter as well. Next, after a thorough comparative analysis, the best HP filter is chosen for this modulator. It has reduced power consumption, surface area and noise. Finally the proposed GMSCL HP architecture is validated in 65nm CMOS process. Much attention is given to the design of operational transconductance amplifier since it is the major building block of high pass filters and is the most power consuming element. The target applications are UMTS with 3. 84MHz conversion band at 80dB dynamic range and WiMAX with 25MHz bandwidth at 52dB dynamic range.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (208 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : 92 réf. bibliogr. Résumé étendu en français et en anglais

Où se trouve cette thèse ?

  • Bibliothèque : Télécom ParisTech. Bibliothèque scientifique et technique.
  • Disponible pour le PEB
  • Cote : 5.322 KHUS
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.