Évaluation des bornes des performances temporelles des architectures d'automatisation en réseau par preuves itératives de propriétés logiques

par Silvain Ruel

Thèse de doctorat en Électronique, électrotechnique, automatique

Sous la direction de Jean-Marc Faure.

Soutenue en 2009

à Cachan, Ecole normale supérieure .


  • Résumé

    Ce mémoire de thèse propose une approche pour l'obtention des bornes des performances temporelles d'une Architecture d'Automatisation en Réseau par preuves itératives de propriétés d'atteignabilité sur un modèle formel de l'architecture. Ces propriétés d'atteignabilité sont définies grâce à un automate observateur temporisé et paramétré, dont les gardes de certaines transitions sont fonction d'un paramètre temporel. A chaque itération, les résultats de preuves permettent de déterminer la valeur de ce paramètre pour la prochaine itération ; un algorithme de recherche par dichotomie assure la convergence des itérations. La mise en œuvre de cette approche sur des architectures de taille non triviale a nécessité le développement d'une méthode d'abstraction qui comporte deux étapes : simplification de la structure et modification des modèles formels des composants figurant dans la structure simplifiée, ceci afin de prendre en compte les phénomènes de concurrence entre requêtes émises par différents composants. Ces contributions formelles et méthodologiques ont été validées expérimentalement par le traitement de plusieurs cas de taille et complexité croissantes, basés sur le protocole Modbus TCP/IP.

  • Titre traduit

    Evaluation of the bounds of temporal performances of networked automation architectures by iterative proofs of logical properties


  • Résumé

    This thesis proposes an approach to obtain the bounds of temporal performances of a Networked Automation Architecture by iterative proofs of reachability properties on a formal model of the architecture. These reachability properties are defined by means of a parametric timed observer automaton, whose guards of transitions are based on a time parameter. At each iteration, the results of proofs are used to calculate the value of this parameter for the next iteration; a dichotomy algorithm ensures the convergence of iterations. The implementation of this approach on nontrivial architectures has required the development of an abstraction method which comprises two steps: simplification of the structure and modification of formal models of the components contained in the simplified structure in order to take into account the phenomena of concurrency between requests emitted by different components. These formal and methodological contributions have been validated experimentally by the treatment of several case studies of increasing complexity and size, based on Modbus TCP / IP.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (138 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 125-130

Où se trouve cette thèse ?

  • Bibliothèque : École normale supérieure. Bibliothèque.
  • Disponible pour le PEB
  • Cote : THE RUE (Salle de réf.)
  • Bibliothèque : École normale supérieure. Bibliothèque.
  • Disponible pour le PEB
  • Cote : CTLes / THE RUE
  • Bibliothèque : École normale supérieure. Bibliothèque.
  • Non disponible pour le PEB
  • Cote : LURPA / THESE 2009 RUE
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.