Optimisation des performances électriques appliquée aux interconnexions des circuits intégrés en présence de variabilité

par Alexis Farcy

Thèse de doctorat en Optique et radiofréquences

Sous la direction de Bernard Flechet.

Soutenue en 2009

à l'Université Savoie Mont Blanc .


  • Résumé

    La part prise par les interconnexions dans la détermination des performances des circuits intégrés croit à mesure que les dimensions des lignes et des vias diminuent. Les concepteurs doivent désormais composer avec des contraintes technologiques qui affectent les propriétés électriques des interconnexions. Développer les solutions technologiques les plus adaptées tout en limitant les temps de R&D se révèle essentiel pour les industriels afin d'assurer les performances et la viabilité économique de chaque nouvelle génération. La présente étude s'attache à définir une méthode d'analyse a priori des solutions technologiques dédiées aux interconnexions, visant à déterminer leur effets véritables sur les performances en propagation des circuits et identifier les solutions les plus intéressantes. Après avoir dressé un inventaire des principales solutions en cours de développement, la méthodologie mise en œuvre pour prédire avec précision le comportement des signaux électriques en fonction des paramètres technologiques variabilité est présentée. L'approche est ensuite appliquée au cas du nœud technologique CMOS 32 nm. Les résultats obtenus par l'expérimentation à l'issu d'une analyse de circuit destinée à identifier les conditions de simulation les plus réalistes et les modèles prédictifs qui en découlent sont ensuite dégagés. Finalement, les acquis de l'analyse statistique, qui prend en compte la variabilité des interconnexions, conduisent à l'optimisation de leurs performances et à l'identification des voies à développer en priorité pour atteindre les spécifications requises.

  • Titre traduit

    Optimisation and integrated interconnects propagation performance in the presence of process variability


  • Résumé

    The contribution of interconnects to overal1 integrated circuit performance is increasing as lines and vias dimensions scale down. Designers' work is now impacted by technological constraints such as Cu resistivity increase or process variability, which affect electrical properties of interconnects. The development of innovative processes and materials in a limited time frame to ensure economical viability of each new generation is absolutely mandatory. This study aims at developing a methodology to predict the real impact of technological solutions on interconnect propagation performance in order to identify the most suitable solutions. After a review of the main innovations under development, the methodology proposed to predict the dependence of signal transmission on technological stack properties and process variability is presented. This approach is then applied to the case of the 32 nm technological node. The experimental results obtained based on the analysis of real circuits to define realistic simulation conditions lead to the extraction of analytic models suitable for statistical analysis. An optimisation of interconnect technological stack is then performed taking into account process variability to identify the most promising technological solutions to reach the required electrical specifications.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (171 p.)
  • Annexes : Bibliogr. p.141-151. Glossaire. Index

Où se trouve cette thèse ?

  • Bibliothèque : Université Savoie Mont Blanc (Le Bourget-du-Lac, Savoie). Service commun de la documentation et des bibliothèques universitaires. Section Sciences.
  • Disponible pour le PEB
  • Bibliothèque : Université Savoie Mont Blanc (Le Bourget-du-Lac, Savoie). Service commun de la documentation et des bibliothèques universitaires. Section Sciences.
  • Non disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.