Optimisation des performances et de la consommation de puissance électrique pour architecture Intel Itanium/EPIC

par Jamel Tayeb

Thèse de doctorat en Informatique. Automatique et informatique des systèmes industriels et humains

Sous la direction de Smail Niar.

Soutenue en 2008

à Valenciennes .


  • Résumé

    Cette thèse propose, dans sa première partie, d’étendre l’architecture EPIC des processeurs de la famille Itanium par l’ajout d’une pile matérielle. L’idée principale est qu’il est possible de combler l’écart de performance entre une architecture généraliste et les circuits spécialisés pour exécuter des machines virtuelles (FORTH,. NET, Java, etc. ). Pour ce faire nous proposons de réassigner dynamiquement un sous-ensemble des ressources existantes d’EPIC pour offrir une pile d’évaluation matérielle. Deux implémentations, non-intrusives et respectant la compatibilité binaire des applications existantes, sont proposées. La principale différence entre ces piles réside dans leur gestionnaire: logiciel ou matériel. La pile d’évaluation sous le contrôle du matériel présente des fonctions avancées comme le support des piles d’évaluation typées promues par la CIL de. NET. Ainsi, nous proposons un traducteur simple-passe de binaire CIL en binaire EPIC, utilisant la pile d’évaluation matérielle. Dans la seconde partie de cette thèse, nous avons étudié l’efficacité énergétique des applications sur les architectures Intel. Nous avons ainsi défini dans un premier temps une méthodologie et des outils de mesure de l’énergie consommée et la quantité de travail utile fournie par les logiciels. Dans un second temps, nous avons entamé l’étude de transformations de code source afin de réduire / contrôler la quantité d’énergie consommée par les logiciels.

  • Titre traduit

    Performance and Energy Optimization for Intel Itanium/EPIC architecture for Virtual Machine Support


  • Résumé

    This thesis proposes, in its first part, to extend the EPIC architecture of the Itanium processor family by providing a hardware stack. The principal idea defended here is that it is possible to close the existing performance gap between generic architectures and application specific designs to run virtual machines (FORTH,. NET, Java, etc). With this intention, we propose to reallocate dynamically a subset of the EPIC architecture’s resources to implement a hardware evaluation stack. Two implementations are proposed, both non-intrusive and compatible with existing binary codes. The fundamental difference between these stacks lies in their manager: software or hardware. The hardware controlled evaluation stack offers support for advanced functions such as the support of strongly typed evaluation stacks required by. NET’s CIL. Thus, we propose a single pass CIL binary translator into EPIC binary, using the hardware evaluation stack. In the second part of this thesis, we studied the energy efficiency of software applications. First, we defined a methodology and developed tools to measure the energy consumption and the useful work provided by the software. In a second time, we engaged the study of source code transformation rules in order to reduce/control the quantity of consumed energy by the software.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (178 p.)
  • Annexes : Notes bibliogr. Annexes

Où se trouve cette thèse ?

  • Bibliothèque : Université de Valenciennes et du Hainaut-Cambrésis. Service commun de la documentation. Site du Mont Houy.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : 900580 TH
  • Bibliothèque : Université de Valenciennes et du Hainaut-Cambrésis. Service commun de la documentation. Site du Mont Houy.
  • Disponible pour le PEB
  • Cote : 900579 TH
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.