Etude des jonctions ultrafines pour les technologies CMOS 45 nm et en deça par simulation atomistique

par Julien Singer

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Alain Poncet.

Soutenue en 2008

à Villeurbanne, INSA .


  • Résumé

    La microélectronique appartient désormais à notre quotidien, à travers des appareils mobiles et supportant toujours plus de fonctionnalités. De par leur mobilité, ces appareils ont besoin d’une source d’énergie embarquée, et de fait limitée. Il est donc devenu nécessaire de réduire la consommation des circuits intégrés. Les courants de fuites au niveau des jonctions dans le transistor MOSFET – le composant de base des circuits – sont parmi les principales causes de cette consommation, fuites qui dépendent elles-mêmes des profils de dopants ainsi que de la présence éventuelle de défauts étendus résiduels. L’objectif de ce travail de thèse est de simuler les courants de fuite de jonction en fonction des procédés de fabrication. La simulation atomistique (méthode Monte Carlo cinétique sans réseau) est d’abord utilisée afin de prévoir l’évolution des dopants (diffusion et activation) et des défauts (agglomération, transformation, dissolution) au cours des étapes de fabrication (implantations ioniques, recuits). Ce type de simulation offre une vision nouvelle de l’évolution des défauts et impuretés au cours de ces procédés. Les caractéristiques électro-énergétiques des niveaux profonds, associés aux défauts étendus et responsables d’une partie de la fuite de jonction, sont ensuite analysées par spectroscopie des transitoires de capacité des niveaux profonds (DLTS). Ces caractéristiques ainsi que les profils de dopants sont enfin exploités dans les modèles de courants de jonction pour simuler les fuites de jonctions ultrafines.


  • Résumé

    Microelectronics is nowadays part of our lives, through mobile and multifunctional devices. Due to their mobility, these devices need an embedded, thus limited, energy source. It became necessary to reduce the consumption of the integrated circuits. Junction leakages within the MOSFET transistor, basic component of these circuits, are one of the principle causes of this consumption. Junction leakage in turn depends on the eventual presence of residual extended defects. This work aims to simulate the junction leakage depending on the fabrication process. Atomistic simulation (non lattice kinetic Monte Carlo method) is first used in order to predict the evolution of dopants (diffusion, activation) and of defects (agglomeration, transformation, dissolution) during fabrication steps (ion implantation, thermal annealing). This kind of simulation offers a new way to consider the evolution of defects and impurities during the process. The electrical and energetical characteristics of deep levels, generated by extended defects and responsible for a significative part of the junction leakage, are then studied by deep level transient spectroscopy (DLTS). These characteristics and the dopant profiles are finally used as input in junction current models to simulate ultra shallow junction leakage.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (199 p.)
  • Annexes : Bibliogr. p. 188-198. Glossaire

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(3510)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.