Méthodologie de prototypage rapide des MPSoC sur plateformes reconfigurables

par Benaoumeur Senouci

Thèse de doctorat en Micro-nanoélectronique

Sous la direction de Frédéric Pétrot et de Frédéric Rousseau.

Le président du jury était Bernard Goossens.

Les rapporteurs étaient El-Bay Bourennane, Guy Gogniat.


  • Résumé

    Le besoin d’une méthodologie rapide et efficace pour la validation et le prototypage des systèmes MPSoC devient une priorité pour le monde industriel (délai de mise sur le marché), et celui de la recherche (pour une large exploration des solutions potentielles). Dans ce contexte, l’utilisation des plateformes matérielles reconfigurables pour l’accélération du prototypage des MPSoC, et la validation du logiciel embarqué est une approche très largement adoptée. Dans ce travail nous nous sommes intéressés à l’utilisation de ces plateformes matérielles pour accélérer cette phase de prototypage et de validation. La contribution de cette thèse s’agit d’une méthodologie de structuration pour les architectures MPSoC, et du flot de prototypage associé pour une validation rapide. Nous nous sommes intéressés aussi bien aux architectures homogènes qu’aux architectures hétérogènes. On a également présenté dans cette thèse un outil d’exploration logiciel semi-systématique avec un algorithme heuristique pour le « mapping » des tâches du logiciel applicatif sur des architectures hétérogènes, avec un raffinement logiciel/matériel automatiquement de la communication et de synchronisation entre processeurs hétérogènes. Enfin, des expériences et des résultats ont été présentés à travers le prototypage de l’application M-JPEG sur une configuration symétrique (plateforme ARM Integrator) et une autre configuration hétérogène (plateforme Virtex II Pro, avec une architecture basée sur deux processeurs différents Power PC et Microblaze)

  • Titre traduit

    Rapid prototyping methodology of MPSoC systems on hardware reconfigurable plateform


  • Résumé

    The need for a fast and effective methodology for the validation and the prototyping of the MPSoC systems becomes a priority for the industrial world (time to market), and that of research (for a broad exploration of the potential solutions). In this context, the use of the reconfigurable hardware platforms for the acceleration of MPSoC prototyping, and the validation of the embarked software is an approach very largely adopted. In this work we were interested in the use of those hardware platforms to accelerate the phase of prototyping and validation. The contribution of this thesis deal with a methodology for MPSoC structuring, and of the associated prototyping flow for validation. We were interested as well in homogeneous architectures and heterogeneous ones. Also we presented in this thesis a semi-systematic tool for exploration software with a heuristic algorithm for the “mapping” of the applications tasks on the various processor, with an automatic software/hardware refinement of the communication and of synchronization between heterogeneous processors. Lastly, experiments and results were presented through the prototyping of a video codec application M-JPEG on symmetric configuration (ARM Integrator platform) and heterogeneous one (Virtex II Pro platform, with an architecture based on two different processors Power PC and Microblaze)

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (125 p.)
  • Annexes : Bibliographie p. 118-121

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Grenoble Alpes (Saint-Martin d'Hères, Isère). Bibliothèque et Appui à la Science Ouverte. Bibliothèque universitaire Joseph-Fourier.
  • Disponible pour le PEB
  • Cote : TS08/INPG/0187
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.