Méthode de test et conception en vue du test pour les réseaux sur puce asynchrones : application au réseau ANOC

par Xuan-Tu Tran

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Chantal Robach.

Soutenue en 2008

à Grenoble INPG .


  • Résumé

    Les réseaux sur puce (NoC) et les architectures GALS sont deux nouveaux paradigmes de communication pour les SoC. Ces paradigmes ont conduit à la création de NoC asynchrones. Cependant, faute de méthodologies et d'outils de test adaptés, le test de production des NoC asynchrones constitue un grand défi pour la mise sur le marché de ces systèmes. L'objectif de cette thèse est de proposer une nouvelle méthode de test pour les NoC asynchrones. Afin de faciliter le test de l'infrastructure du réseau, nous avons tout d'abord proposé une architecture DIT dans laquelle chaque routeur du réseau est entouré d'un wrapper de test asynchrone qui améliore sa contrôlabilité et son observabilité. Cette architecture DIT a été modélisée, implémentée en logique asynchrone QDI, et validée avec un NoC asynchrone développée au CEA-LETI. La génération des vecteurs de test a été alors faite en analysant les fonctionnalités et l'implémentation structurelle du routeur et de ses interconnexions. Ensuite, nous avons également introduit une stratégie pour tester un réseau complet. La méthode de test complète développée dans cette thèse permet une couverture de faute de 99,86% pour le réseau ANDC en utilisant un modèle de faute de collage simple.

  • Titre traduit

    Test method ans design-for-test of asynchronous networks-on-chip : application to ANOC network


  • Résumé

    Networks-on-Chip (NoCs) are emerging as a new on-chip communication paradigm for large complex SoCs, together with the GALS paradigm, which le ad to asynchronous NoCs. Nevertheless, manufacturing test is a big challenge for asynchronous NoCs before they can be brought to market due to a lack of testing methodology and support. The objective ofthis thesis is to propose a novel testing method for asynchronous NoCs. Ln this method, to ease the test of the network infrastructure, we have developed a DIT architecture, in which each network router is surrounded by an asynchronous test wrapper in order to improve the controllability and the observability of the routers. This DIT architecture has been designed, implemented in QDI asynchronous logic, and validated with ANGC, an asynchronous NoC architecture developed at the CEA-LETI. The corresponding test pattern generation is done by analyzing both functionalities and structural implementation ofnetwork routers and links. We have also introduced a complete testing strategy to test the whole network architecture. With the generated test patterns, the testing method presents high fault coverage (99. 86%) for the ANDC architecture using a single stuck-at fault model.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (vii-164 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p.143-154. Index

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS08/INPG/0015/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS08/INPG/0015
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.