Développement sur substrat soi mince de composants N-MEMS de type capteur inertiel et étude de la co-intégration avec une filière CMOS industrielle

par Thomas Baron

Thèse de doctorat en MNE

Sous la direction de Skandar Basrour.

Soutenue en 2008

à l'Université Joseph Fourier (Grenoble) .


  • Résumé

    L’objectif de cette thèse est de réaliser un capteur inertiel à partir d’un substrat SOI utilisé pour le nœud technologique CMOS 130 nm. L’objectif à long terme, afin de pouvoir adresser des applications grand public, est de fabriquer ce capteur comme une partie d’un circuit en utilisant un procédé de co-intégration NEMS « in IC ». Pour réaliser le démonstrateur accélérométrique, nous répondons aux questions relatives à la conception, la fabrication, la caractérisation et aux phénomènes physiques prépondérants à cette échelle. Nous donnons tout d’abord une vue d’ensemble des NEMS et des MEMS en nous basant sur un état de l’art. Celui-ci nous permet d’entreprendre la réduction d’échelle et de choisir un démonstrateur, un accéléromètre résonant, qui nous sert de cas d’étude pour ces travaux. Nous étudions plus en détail, de façon théorique aussi bien qu’expérimentale, le comportement de ces nano-structures. Une des principales difficultés est de caractériser le composant lui-même. A partir d’une étude théorique, nous choisissons le mode de détection capacitif et en montrons sa faisabilité. Nous réalisons en parallèle la conception de la partie mécanique du nano-système et la définition du procédé de co-intégration. Grâce à l’analyse des résultats, nous pouvons présenter quelques perspectives et des axes de travaux à poursuivre pour une meilleure compréhension au niveau de la conception, de la fabrication et de la caractérisation du NEMS. Ces travaux nous permettent de discuter la faisabilité d’un nano-accéléromètre en vue d’une application grand public, avec le choix du procédé de fabrication basé sur le noeud technologique SOI 130 nm. Ces perspectives ont pour objectifs de permettre la réduction des encombrements et la combinaison des performances du NEMS et du circuit afin de faciliter la réalisation de capteurs pour des applications grand public.


  • Résumé

    This PhD aims to realize an inertial sensor on thin SOI substrates (160-nm thick for top Si), the same substrate used in the 130-nm CMOS technology node. The long term objective is to manufacture the sensor along with the IC using a horizontal co-integration process in order to address the requirements for public applications. This subject raises the question of the realization of a mechanical structure at the nanoscale. To realize an accelerometer demonstrator, we must answer many questions related to the manufacturing aspects and to the physical phenomena appearing at this scale. We first give an overview based on the state of the art on both NEMS and MEMS. This literature review allows us to foresee future questions raised by the complexity of the size reduction. We choose a demonstrator, a resonant accelerometer, which will be used as a study case for this work. We theoretically and experimentally study more deeply the nano metric basic structures behaviour. One of the main difficulties dealing with NEMS is to characterize the device in itself. Different considerations allow us to choose the capacitive detection and to show its theoretical feasibility. We realize in parallel the conception of the electromechanical part of the sensor and the definition of the IC sensor co-integration process flow, allowing us to get a direct electrical measurement. This work leads us to discuss the feasibility of nano-accelerometer for public applications. Thanks to the analysis of the results, we can present some perspectives related to the knowledge acquired through our study. We give some directions to be pursued for a better understanding of the conception, the manufacturing and the device characterization. We conclude on our choice for a demonstrator, and its ability to address different nano metric applications. The choice of SOI substrate (based on the 130-nm CMOS technology node) to manufacture NEMS is discussed along with the challenge to reduce the dimension and to combine together the IC and the NEMS performances.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (240 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. 58 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS08/GRE1/0034/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS08/GRE1/0034
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.