Contribution à la mise en place d'une plateforme open-source MPSoC sous SystemC pour la Co-simulation d'architectures hétérogènes

par Sami Boukhechem

Thèse de doctorat en Informatique et instrumentation de l'image

Sous la direction de El-Bay Bourennane.

Soutenue en 2008

à Dijon .


  • Résumé

    L'augmentation de la complexité des systèmes embarqués impose aux concepteurs de ces systèmes l'utilisation des modèles avec un niveau d'abstraction plus haut que le niveau RTL (Regiter Transfer Level) pour modéliser, valider et analyser les performances de ces systèmes. Ceci permet de réduire le temps de la re-conception et donc réduire le temps de mise sur marché. Dans cette thèse, nous proposons une méthodologie utile pour la construction d'un environnement de simulation au niveau TLM (Transaction Level Modeling) intégré à notre outil STARSoC (Synthesis Tool for Adaptative and Reconfigurable System-On-Chip). Le but de ce travail est de fournir un outil pour faire de l'exploration d'architecture à haut niveau d'abstraction d'une manière plus précise et plus rapide pour les architectures multiprocesseur sur puce (MPSoC). Notre plateforme de conception de référence contient plusieurs simulateurs de jeux d'instructions (Instruction Set Simulator's) du processeur OpenRISC 1200 wrappé sous SystemC, ainsi que d'autres périphériques de base (modèle de bus basé sur le protocole Wishbone, des modèles de mémoire, etc. ). Afin de fournir un environnement unique de développement, nous avons utilisé le langage SystemC pour la modélisation et la simulation de notre plateforme, à plusieurs niveaux d'abstraction. Cette plateforme est manipulée sous à partir de l'IDE Eclipse.

  • Titre traduit

    Contribution to the establishment of an open-source MPSoC plateform for heterogeneous architectures under System C


  • Résumé

    The increasing complexity of embedded systems imposes to system designers to use higher levels of abstraction than RTL, in order to model, validate and analyze system performances. This permits to prevent costly redesign effort at RTL, which can adversely affect time-to-market. In this thesis we propose a methodology we used for constructing a simulation environment at TLM level (Transaction Level Modeling) which is integrated to our STARSoC tool (Synthesis Tool for Adaptive and Reconfigurable System-On-Chip). The aims of this work is to provide a rapid and accurate design space exploration at higher levels of abstractions for multiprocessor system on chip architectures. The platform reference design contains several OpenRISC 1200 Instruction Set Simulators (ISSs) wrapped under SystemC, and some basic peripherals such as bus model based on Wishbone protocol, memory models, etc. In order to ensure a single development environment, we used SystemC as the modeling and simulating environment for our MPSoC platform at higher level of abstractions. This tool is integrated under Eclipse IDE.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol.(140 p.)
  • Annexes : Bibliogr. p. [133]-140, [117] réf.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Bourgogne. Service commun de la documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : TDDIJON/2008/45
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.