Etude, simulation et caractérisation du transport quasi-balistique dans les dispositifs nanométriques

par Vincent, Jean-Claude Barral

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Jean-Luc Autran.

Soutenue en 2008

à Aix-Marseille 1 , en partenariat avec Université de Provence. Section sciences (autre partenaire) .


  • Résumé

    La réduction nécessaire des dimensions imposée par l'ITRS a plongé l'industrie des semi-conducteurs dans l'ère de la nanoélectronique. Selon les prévisions envisagées pour la fin des années 2000, la longueur d'un transistor devra atteindre 18nm pour assurer une croissance économique positive de ce secteur. Cette réduction des dimensions diminue le nombre d'interactions au sein des canaux de conduction, permettant à certains porteurs de rejoindre le drain sans interagir dans le canal. Le transport est alors dit « quasi-balistique » et l'analyse de la rétrodiffusion des porteurs permet d'évaluer la marge de progression du transistor MOSFET concerné. Cette étude présente une méthode d'extraction originale mise au point pour déterminer les paramètres quasi-balistiques régissant le transport dans les transistors MOSFETs envisagés pour les nœuds technologiques 32nm et en deçà. Le transport des porteurs est simulé, caractérisé et analysé pour des architectures innovantes à canal ultra-courts (jusqu'à 10nm de longueur de grille) comme les transistors sur isolant (SOI) ou à grilles multiples. D'un point de vue technologique, l'impact de l'application d'une contrainte du substrat et de la réduction de l'épaisseur de film sur les performances des dispositifs ultimes sur isolant est également étudié et approfondi expérimentalement. Finalement, une étude de la conduction électronique à faible champ longitudinal a conduit, pour la première fois, à la détermination expérimentale du libre parcours moyen des électrons, permettant ainsi d'expliquer physiquement la chute de la mobilité des porteurs régulièrement observée lorsque la longueur de grille des transistors diminue.

  • Titre traduit

    Theorical and experimental investigation on quasi-ballistic transport in advanced nanodevices


  • Résumé

    The requests of ITRS regarding device scaling have progressively lead the semi-conductor industry to the nanoelectronics era. MOSFET transistor gate length is indeed planned to be as short as 18nm in 2009 to maintain the economic growth rate of this line of business. Such dimension reductions have lead to a decrease of interactions within the transistor channel, thus allowing some of the carriers to reach the drain in a more direct manner. Carrier transport has then to be considered as "quasi-ballistic" and backscattering analysis is necessary to optimize the performance of short channel transistors. This manuscript presents a new extraction methodology to determine quasi-ballistic transport parameters of MOSFET transistors expected for the 32nm technological node and beyond. Carrier transport is simulated, electrically characterized and analyzed in ultra-short (gate length down to 10nm) alternative architectures, such as Silicon-On-Insulator (SOI) devices or multigate transistors. From a technological point of view, the impact of strain and Si film thickness reduction on the performance of ultimate devices is deeply investigated Finally, electron transport is studied under low longitudinal field conditions, leading for the first time to carrier mean free-path experimental extractions. These extractions demonstrate in particular that the unexpected mobility degradation has a physical origin.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (266 p.)
  • Annexes : Bibliogr. p.249-266

Où se trouve cette thèse ?

  • Bibliothèque : Université d'Aix-Marseille (Marseille. St Charles). Service commun de la documentation. Bibliothèque universitaire de sciences lettres et sciences humaines.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.