Recherche et Développement de Capteurs Actifs Monolithiques CMOS pour la Détection de Particules Elémentaires

par Yan Li

Thèse de doctorat en Physique

Sous la direction de Pierre Lutz.

Soutenue en 2007

à Paris 11 , en partenariat avec Université de Paris-Sud. Faculté des Sciences d'Orsay (Essonne) (autre partenaire) .


  • Résumé

    Les capteurs Actifs Monolithiques CMOS rapides (MAPS) ont été étudiés au cours de ce travail dans le but d’étudier le futur détecteur de vertex du futur collisionneur linéaire ILC. Deux prototypes (MIMOSA 8 et MIMOSA 16), avec la même architecture micro-électronique, ont été développés avec deux technologies CMOS différentes et avec des épaisseurs de la couche epitaxial différentes. La taille de la matrice de pixels est 32x128: 8 colonnes de pixels en lecture directe analogique et les 24 autres colonnes sont connectées aux discriminateurs de colonne auto-zéro. La structure à Double Echantillonnage Corrélé (CDS : Correlated Double Sampling) est intégrée à l’intérieur du pixel et du discriminateur. Les pixels du type photo diode (avec tailles de diode différentes) sont utilisés. A l’aide d’une source radioactive de 55Fe, les paramètres importants du pixel, tel que Bruit Temporel, le Bruit Fixe (FPN : Fixed Pattern Noise), le rapport Signal sur Bruit (SNR : Signal-to-Noise Ratio), le facteur de conversion de charge (CVF : Charge-to-Voltage conversion Factor) et l’Efficacité de Collection de Charge (CCE), ont été étudiés en fonction de la vitesse de lecture et de la taille de la diode du pixel. L’effet de l’irradiation aux neutrons rapides a été aussi étudié. Deux campagnes de tests en faisceaux (électrons de 5 GeV et pions de 180 GeV) ont été réalisées sur MIMOSA 8. L’Efficacité de Détection et la Résolution Spatiale sont étudiées en variant le seuil du discriminateur. Pour ces deux paramètres, les influences de la taille de pixel et du niveau de SNR sur le pixel central du cluster sont aussi étudiées. Afin d’améliorer la résolution spatiale, un ADC très compact (25 µm x 1 mm) est développé sur la technologie AMS 0. 35 µm OPTO. Basée sur une architecture dite à approximation successive, des structures CDS sont aussi intégrées dans l’ADC. Les résultats préliminaires ont été obtenus. Un nouveau discriminateur de colonne auto-zéro, utilisant un latch statique, a été développé sur la même technologie. Les résultats préliminaires des tests sont également présentés

  • Titre traduit

    Research and Development of Monolithic Active Pixel Sensors for the Detection of the Elementary Particles


  • Résumé

    In order to develop high spatial resolution and readout speed vertex detectors for the future International Linear Collider (ILC), fast CMOS Monolithic Active Pixel Sensors (MAPS) are studied on this work. Two prototypes of MAPS, MIMOSA 8 and MIMOSA 16, based on the same micro-electronic architecture were developed in CMOS processes with different thickness of epitaxial layer. The size of pixel matrix is 32x128: 8 columns of the pixel array are readout directly with analog outputs and the other 24 columns are connected to the column level auto-zero discriminators. The Correlated Double Sampling (CDS) structures are successfully implemented inside pixel and discriminator. The photo diode type pixels with different diode sizes are used in these prototypes. With a 55Fe X ray radioactive source, the important parameters, such as Temporal Noise, Fixed Pattern Noise (FPN), Signal-to-Noise Ratio (SNR), Charge-to-Voltage conversion Factor (CVF) and Charge Collection Efficiency (CCE), are studied as function of readout speed and diode size. For MIMOSA 8, the effect of fast neutrons irradiation is also. Two beam tests campaigns were made: at DESY with a 5 GeV electrons beam and at CERN with a 180 GeV pions beam. Detection Efficiency and Spatial Resolution are studied in function of the discriminator threshold. For these two parameters, the influences of diode size and SNR of the central pixel of a cluster are also discussed. In order to improve the spatial resolution of the digital outputs, a very compact (25µmx1mm) and low consumption (300 µW) column level ADC is designed in AMS 0. 35 µm OPTO process. Based on successive approximation architecture, the auto-offset cancellation structure is integrated. A new column level auto-zero discriminator using static latch is also designed

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (195 p.)
  • Annexes : Bibliogr. en fin de chapitre

Où se trouve cette thèse ?