Conception de circuits intégrés pour les télécommunications optiques en technologie TBdH InP

par Vincent Puyal

Thèse de doctorat en Électronique, optronique et systèmes

Sous la direction de Pascal Nouet et de Serge Bernard.

Soutenue en 2007

à Montpellier 2 .


  • Résumé

    Ce travail présente différentes avancées réalisées en terme de conception haut-débit à travers la technologie TBdH InP du laboratoire III-V Alcatel-Thales. L’objectif principal est l’amélioration des performances de vitesse des circuits afin d’améliorer la capacité des réseaux optiques mais aussi d’en réduire (ou tout au moins d’en maîtriser) leur coût. Cette recherche de fréquence de fonctionnement (ou de débit) maximum s’appuie sur une amélioration du flot de conception ainsi que sur différentes innovations de conception aussi bien d’un point de vue du schéma électrique que de l’implantation. Dans un premier temps, des cellules de base furent réalisées : un diviseur statique à 60 GHz, un doubleur de fréquence à 120 GHz et un ou exclusif à 40 Gb/s. Dans un second temps, il est apparu capital de valider des fonctions numériques de plus en plus complexes, dans un objectif d’une forte intégration au niveau des blocs émetteur/récepteur. Pour cela, dans l’optique d’une réalisation d’un circuit de récupération de l’horloge et des données, un détecteur de phase numérique fut conçu puis validé à 40 Gb/s. Les différents circuits réalisés puis mesurés montrent des performances circuits à l’état-de-l’art et pourront être intégrés dans les futurs réseaux optiques à 40 Gb/s

  • Titre traduit

    IC design for optical communications in InP DHBT technology


  • Résumé

    This work presents various high-speed design results in the InP DHBT technology of the III-V Alcatel Thales laboratory. The main goal is an IC speed improvement to develop optical network capacity and also to reduce (or to control) their cost. This maximum high operation frequency search is based on an improvement of design techniques and on several design innovations for electric diagram to layout. In the first time, basic cells have been realized: a 60-GHz static divider, a 120-GHz frequency doubler and a 40-Gb/s XOR. In the second time, it was capital to validate more complex digital functions, with the aim of transceiver reduced-scale integration. So, in order to implement a CDR, a digital phase detector have been designed and validated at 40 Gb/s. The different designed and measured circuits show state-of-the-art circuit performances. They could be use in 40-Gb/s future optical networks

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (151 p.)
  • Annexes : Notes bibliographique

Où se trouve cette thèse ?

  • Bibliothèque : Bibliothèque interuniversitaire. Section Sciences.
  • Disponible pour le PEB
  • Cote : TS 2007.MON-164
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.