Modélisation comportementale unifiée pour la simulation et la synthèse haut-niveau de composants virtuels algorithmiques

Unified behavioral framework for simulation and high level synthesis of algorithmic virtual components

• Auteur / Autrice : Farhat Thabet
• Direction : Éric Martin
• Type : Thèse de doctorat
• Discipline(s) : Sciences de l'ingénieur. Électronique et informatique industrielle
• Date : Soutenance en 2007
• Etablissement(s) : Lorient
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique des systèmes Temps réel (Lorient)

Mots clés

Mots clés contrôlés

Traitement du signal -- Techniques numériques

Systèmes embarqués (informatique)

Mots clés libres

Modélisation comportementale unifiée

Synthèse de haut niveau

Composant virtuel

Résumé

Face à la complexité croissante des applications et des technologies, et aux fortes contraintes d’intégration – faible encombrement, faible consommation, tolérance aux radiations, traitement des information en temps réel – les outils et méthodologies de conception et de vérification classiques apparaissent inadaptés à la réalisation des systèmes embarqués dans des délais raisonnables. Les nouvelles approches envisagées reposent sur une élévation du niveau d’abstraction de la spécification d’un système et sur la réutilisation de composants matériels pré-définis et pré-vérifiés (composants virtuels, ou blocs IP pour Intellectual Property). Cette thèse propose une approche de modélisation comportementale unifée pour la simulation et la synthèse haut-niveau de composants virtuels pour des applications intégrant des fonctions de traitement de signal. L’approche proposée est basée sur quatre niveaux d’abstraction principaux : niveau algorithmique, architecturale (interface de communication), comportementale (diagramme temporel d’E/S), et RTL (Register Transfert Level). Notre approche a été expérimentée sur la conception sous forme d’un composant virtuel d’un algorithme de détéction multi-utilisateurs HIS (Hyper-plane Intersection and Selection) utilisé dans les systèmes MC-CDMA.

The increasing complexity of applications and technologies, together with the heavy integration constraints – small dimensions, low power consumption, radiation tolerence, real-time data processing – sets a challenge to the design and verification methodologies of onboard embedded systems. Current trends consider raising the abstraction level of system specification and reusing pre-designed, pre-verified hardware components known as virtual components, or Intellectual Property (IP) cores. This thesis proposes a unified Behavioral framework for simulation and high level synthesis of virtual component targeting DSP applications. The proposed approach is based on four main abstraction levels: algorithmic, architectural (communication interface), behavioral (I/O timing diagram), RTL. Our approach has been applied to the design of a multi-user detector component based on Hyper-plane Intersection and Selection (HIS) algorithm for MC-CDMA system