Contribution à la synthèse des circuits asynchrones Quasi Insensibles aux Délais, application aux systèmes sécurisés

par Bertrand Folco

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Marc Renaudin.

Soutenue en 2007

à Grenoble, INPG .


  • Résumé

    Les travaux présentés dans cette thèse portent sur le développement d’une méthodologie de conception de circuits asynchrones Quasi Insensibles aux Délais (QDI) et son application à des circuits sécurisés. Contrairement aux circuits synchrones, les circuits asynchrones se caractérisent par l’absence de signal d’horloge. Ces circuits sont séquencés par un mécanisme de communication et de synchronisation local. En plus des nombreuses propriétés des circuits asynchrones telles que la robustesse, une faible consommation, un faible bruit et une excellente modularité, les propriétés de la logique QDI apparaissent également particulièrement intéressantes pour sécuriser l’implantation des circuits intégrés contre les attaques par analyse de courant. Cependant, le manque de méthode et d’outil de conception est un frein à leur adoption. C’est dans ce contexte que se situe ce travail de thèse, qui contribue au développement d’un outil de conception de circuits asynchrones développé au laboratoire TIMA : TAST.


  • Résumé

    The work presented in this thesis deals with the development of a design methodology for Quasi Delay Insensitive (QDI) circuits and its application to secured circuits. Contrary to synchronous circuits, asynchronous circuits are characterized by the absence of a global clock signal. These circuits are sequenced by a local mechanism of communication and synchronization. In addition to many properties of the asynchronous circuits such as the robustness, low consumption, low noise and excellent modularity, the properties of the QDI logic appear also particularly interesting to protect integrated circuits against attacks based on current analysis. However, the lack of methods and tools is a brake for their adoption in the industry. In this context, this thesis contributes to the development of a tool for the design of asynchronous circuits developed at TIMA laboratory called TAST.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (163 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p.144-149. Index

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS07/INPG/0117/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS07/INPG/0117
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.