Conception de haut niveau des MPSoCs à partir d'une spécification Simulink : passerelle entre la conception au niveau système et la génération d'architecture

par Youssef Atat

Thèse de doctorat en Micro-électronique

Sous la direction de Ahmed Amine Jerraya et de Nacer-Eddine Zergainoh.

Soutenue en 2007

à Grenoble INPG .


  • Résumé

    La technologie de fabrication actuelle permet l’intégration d’un système multiprocesseur complexe sur une seule pièce de silicium (MPSoC pour Multiprocessor System-on-Chip). Une façon de maîtriser la complexité croissante de ces systèmes est d’augmenter le niveau d’abstraction et d’aborder la conception au niveau système. Cependant, l’augmentation du niveau d’abstraction peut engendrer un fossé entre les concepts au niveau système et ceux utilisés pour l’implémentation de l’architecture Matériel/Logiciel du MPSoC. L’objectif de cette thèse est de combler le gap entre les deux niveaux d’abstractions utilisés en proposant une passerelle efficace entre les outils d’aide au développement d’algorithmes (Matlab\Simulink) et les outils de conception des architectures (ROSES et macro-Cell builder). Ceci est accompli : - En définissant un modèle intermédiaire transactionnel dans l’environnement Simulink. Ce modèle intermédiaire combine l’algorithme et l’architecture. Il permet la définition précoce de la plateforme d’implémentation et établit une continuité entre le modèle fonctionnel et le modèle architectural. - En automatisant le passage entre le niveau système et le niveau architectural, dans le but d’accélérer la procédure de la conception des MPSoCs et de réduire la quantité des erreurs provoquées par le travail manuel dans un environnement unifié. La pertinence de ce travail a été évaluée par son application à la conception du décodeur MP3 présenté dans ce mémoire

  • Titre traduit

    Simulink-based MPSoC design : new approach to bridge the gap between algorithm and architecture design


  • Résumé

    The current fabrication technology allows the integration of a complex multiprocessor system on one silicon part (MPSoC for Multiprocessor System-one-Chip). A way to control the increasing complexity of these systems is to increase the abstraction level and to adopt the system level design. However, the increase of the abstraction level can make a huge gap between the system level concepts and those used for the hardware/software architecture implementation of MPSoC. The objective of this thesis is to fill the gap between the two abstractions levels by proposing an efficient bridge between the algorithms development aid tools (Matlab\Simulink) and the architectures design tools (ROSES and macro-Cell builder). This is accomplished: - By defining a transactional model in the Simulink environment. This intermediate model combines algorithm and architecture. It allows the early definition of the implementation platform and establishes continuity between the functional model and the architectural model. - By automating the passage between the system level and the architectural level, to accelerate the MPSoCs design procedure and to reduce the errors quantity caused by manual design in a unified environment. The relevance of this work was evaluated by its application to the MP3 decoder design presented in this memory

Autre version

Cette thèse a donné lieu à une publication en 2007 par [CCSD] [diffusion/distribution] à Villeurbanne

Conception de haut niveau des MPSoCs à partir d'une spécification Simulink : passerelle entre la conception au niveau système et la génération d'architecture

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. ([149] p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 140-147

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire Joseph-Fourier.
  • Disponible pour le PEB
  • Cote : TS07/INPG/0047/D
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire Joseph-Fourier.
  • Disponible sous forme de reproduction pour le PEB
  • Cote : TS07/INPG/0047
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.