Calibrage mixte du décalage de l'horloge dans les convertisseurs analogique numérique à entrelacement temporel

par David Camarero de la Rosa

Thèse de doctorat en Électronique et communications

Sous la direction de Patrick Loumeau et de Jean-François Naviner.

Soutenue en 2007

à Paris, ENST .


  • Résumé

    Les erreurs sur le décalage de l'horloge dans les convertisseurs analogique numérique à entrelacement temporel dégradent la linéarité de ce type de convertisseurs. Ces erreurs, presque constantes mais à la fois inconnues, ne doivent pas être confondues avec la gigue d'horloge. Les erreurs étudiées dans ce travail provoquent un échantillonnage non-uniforme périodique du signal d'entrée. Il y a plusieurs techniques pour les contourner: l'échantillonnage à deux étapes, le brassage aléatoire des convertisseurs parallélisés, l'échantillonnage passif global, le démultiplexage de l'horloge d'échantillonnage, des techniques de calibrage tout en numérique et des techniques de calibrage tout en analogique. Nous proposons une nouvelle technique mixte de calibrage. Par rapport aux techniques tout en numérique, la notre fournit une solution de moindre complexité au niveau matériel. Par rapport aux techniques tout en analogique, la notre garde la robustesse inhérente d'une détection des erreurs numérique. Un démonstrateur montre la faisabilité de notre technique. Ce démonstrateur est composé de deux convertisseurs analogique numérique commerciaux, un FPGA implémentant le détecteur numérique, et un ASIC en technologie CMOS 0. 35 µm implémentant un générateur d'horloge d'échantillonnage ajustable numériquement. Dans cet environnement hostile de composants discrets connectés, notre démonstrateur peut corriger des erreurs initiales sur le décalage d'horloge de milliers de picosecondes avec une résolution de 1. 8 picosecondes.

  • Titre traduit

    Mixed-signal clock-skew calibration in time-interleaved analog-to-digital converters


  • Résumé

    Clock-skew errors in time-interleaved ADCs importantly degrade the linearity of such converters. These nearly constant but unknown errors, that must not be confused with random jitter, prevent time-interleaved ADCs from performing uniform sampling. There are some di erent techniques of facing clock-skew errors : two-ranks sample-and-hold, channel randomization, global passive sampling, clock-edge reassignment, all-digital calibration techniques and all-analog calibration techniques. We propose a new kind of mixed-signal clock-skew calibration technique. Compared to the all-digital ones, ours distinguishes itself by the simplicity of its hardware elements. On the other hand, compared to the all-analog ones, ours keeps the inherent robustness of a digital clock-skew detection. A demonstrator shows the feasibility of our technique. This demonstrator consists of two 10-bit commercial ADCs, an FPGA to implement a digital clock-skew detector and an ASIC in a CMOS 0. 35 μm technology to implement a digitally trimmable multi-phase sampling clock generator. In this highly hostile environment of interconnected discrete components, our demonstrator can correct an initial clock-skew of thousands of picoseconds with a granularity of 1. 8 picoseconds.

Autre version

Cette thèse a donné lieu à une publication en 2007 par École nationale supérieure des télécommunications à Paris

Calibrage mixte du décalage de l'horloge dans les convertisseurs analogique numérique à entrelacement temporel


Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (152 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : 75 réf. bibliogr. Résumé étendu en français

Où se trouve cette thèse ?

  • Bibliothèque : Télécom ParisTech. Bibliothèque scientifique et technique.
  • Disponible pour le PEB
  • Cote : 5.2243 CAMA
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.
Cette thèse a donné lieu à 1 publication .

Consulter en bibliothèque

Cette thèse a donné lieu à une publication en 2007 par École nationale supérieure des télécommunications à Paris

Informations

  • Sous le titre : Calibrage mixte du décalage de l'horloge dans les convertisseurs analogique numérique à entrelacement temporel
  • Dans la collection : ENST , 2007E007 , 0751-1353
  • Détails : 1 vol. (152 p.)
  • Notes : Texte en anglais. Résumé étendu en français.
  • Annexes : Bibliogr. p. 147-152. Résumé en anglais et en français
La version de soutenance de cette thèse existe aussi sous forme papier.

Où se trouve cette thèse ?

Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.