Optimisation de l'énergie dans une architecture mémoire multi-bancs pour des applications multi-tâches temps réel

par Hanene Ben Fradj

Thèse de doctorat en Automatique, traitement du signal et des images

Sous la direction de Cécile Belleudy et de Michel Auguin.


  • Résumé

    De nombreuses techniques ont été développées pour réduire la consommation processeur considéré jusqu’à présent comme l’élément le plus gourmand en consommation. Avec l’évolution technologique et l’apparition de nouvelles applications toujours plus volumineuses en nombre de données, la surface de silicium dédiée aux unités de mémorisation ne cesse de croître. Les techniques d’optimisation ciblant uniquement le processeur peuvent alors e��tre remises en cause avec cette nouvelle tendance. Certaines études montrent que la technique du DVS (Dynamic Voltage Scaling), la plus performante dans la réduction de la consommation processeur, augmente la consommation de la mémoire principale. Cette augmentation est la conséquence d’une part d’une co-activation plus longue de la mémoire avec le processeur et d’autre part de l’augmentation du nombre de préemptions par l’allongement des temps d’exécution des tâches. La solution proposée pour diminuer cet impact négatif du DVS sur la consommation mémoire est de diminuer la surface mémoire co-active. Une architecture mémoire multi-bancs, offrant la possibilité d’activer un seul banc à la fois et de mettre les autres bancs dans un mode faible consommation, est adoptée. Rechercher la configuration mémoire (nombre de bancs, taille de chaque banc) ainsi que l’allocation des tâches aux bancs constitue la contribution majeure de ces travaux. La modélisation de l’énergie consommée par une mémoire multi-bancs a permis d’identifier un nombre important de variables ainsi que leurs fortes dépendances. Cette tendance a rendu le problème difficile à résoudre. Une exploration exhaustive est premièrement développée afin d’évaluer l’impact de chaque paramètre sur la consommation totale de la mémoire. Bien que l’approche exhaustive permette de rendre la solution optimale, l’espace d’exploration augmente exponentiellement avec le nombre de tâches. Ce type de résolution reste intéressant s’il s’agit de l’employer hors ligne sur des applications à faible nombre de tâches. Une heuristique capable d’explorer un sous-espace potentiellement intéressant et de résoudre le problème en un temps polynomial a été développée dans un second temps. La complexité réduite de cette heuristique permet de l’employer en ligne pour effectuer des migrations dans le cas de systèmes à nombre de tâches dynamiques. Des expérimentations sur des applications de traitement du signal temps réel et une application multimédia (GSM et MPEG2) montrent des gains intéressants sur la consommation mémoire. La configuration mémoire obtenue par exploration exhaustive ou par la résolution heuristique couplée à un processeur muni d’une technique de DVFS permet d’augmenter le gain énergétique du système total.

  • Titre traduit

    Energie réduction in multi-bank main memory architecture for multi-task and real-time applications


  • Résumé

    Several techniques were developed to reduce processor consumption which was considered as the dominant source of dissipation. However with the technology evolution and the increasing complexity of applications that makes heavy use of large memory, the energy saving obtained by these techniques become limited. In fact these techniques focus on reducing only the energy consumption of the processor, ignoring their negative impact on the overall system energy consumption. Some studies showed that Dynamic Voltage Frequency Scaling technique (DVS), the most efficient technique to reduce the processor consumption, is an increase of the number of tasks’ preemptions when DVS is used on the processor and the second is a longer coactivity of the main memory with the processor execution. A muti-banked memory architecture, having the capability of setting banks in low power mode when they are not accessed keeping only the accessed bank in active mode, is adopted to reduce the memory consumption. Finding the main memory configuration (number of banks, size o banks) and the corresponding tasks allocation constitutes the major contribution of our study. Energy models of the main memory consumption developed at system level have identified several interdependent parameters. The strong interdependence of these parameters makes the problem NP-difficult. An exhaustive algorithm exploring all the configurations space was firstly develops. This technique allows to find the optimal solution and to analyze the behaviour of the memory consumption according to the variations of tasks and system characteristics. Although the exhaustive approach provides the optimal solution, the exploration space increases exponentially, with the numbers of tasks. This approach remains interesting if it is employed off-line with a reduced number of tasks. A heuristic approach able to prune the configuration space and to efficiently resolve in polynomial time, the power aware multi-bank main memory configuration and the corresponding tasks allocation is developed in a second step. The reduced complexity of the heuristic approach allows an on-line employment of this heuristic to perform tasks migration from one bank to another in case of dynamic applications where additional tasks are created during execution. Several experimentations realized on signal processing real-time applications and on multimedia application (GSM and MPEG2) depict significative energy savings obtained on the main memory consumption. The memory configuration obtained by exhaustive exploration or by the heuristic approach coupled to a processor with DVS capability leads to an increase on the total energy saving.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (135 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p.128-134. Résumés en français et en anglais

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Nice Sophia Antipolis. Service commun de la documentation. Bibliothèque Sciences.
  • Non disponible pour le PEB
  • Cote : 06NICE4057
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.