Analyse et conception d'une architecture numérique innovante d'émetteur universel pour radiocommunication numérique

par Isabelle Hibon

Thèse de doctorat en Électronique

Sous la direction de Martine Villegas et de Corinne Berland.

Soutenue en 2006

à l'Université de Marne-la-Vallée .


  • Résumé

    Avec la multiplication des normes à enveloppe variable, il est nécessaire de s’adapter au marché en proposant des architectures d’émetteur multistandard et peu consommatrice. En effet, les nouvelles normes ont pour but de transmettre plus d’informations avec un débit plus élevé mais la durée d’utilisation des batteries n’a comparativement pas ou peu augmenté. Cette thèse propose d’étudier une nouvelle architecture basée sur le principe d’élimination et restauration d’enveloppe afin d’obtenir un signal à enveloppe constante. Celle-ci est liée à l’utilisation d’un modulateur sigma-delta qui code l’enveloppe. Le signal ainsi modifié permet d’employer un amplificateur de puissance à haut rendement. Après avoir simulé l’ensemble de la chaîne d’émission, nous nous sommes focalisés sur le sigma-delta, qui doit fonctionner à haute fréquence. Nous détaillons son fonctionnement et le choix des éléments le constituant. Nous avons conçu et réalisé ce sigma-delta numérique en technologie CMOS 0. 13um. Le circuit a été testé jusqu’à 1. 5GHz et comporte une consommation faible (15mW)

  • Titre traduit

    Analysis and design of a new universal digital transmitter architecture for digital radiocommunication


  • Résumé

    With developing new standards with variable envelope, it is necessary to propose low power multistandard transmitter architectures. Indeed, the goal of new standards is to transmit more information with high data rate but the battery life has not grown in the same way. This thesis propose the study of a new envelope elimination and restoration architecture in order to transmit a constant envelope signal. This architecture is linked to the use of a sigma-delta modulator which code the envelope. This modified signal allow the use of a highly efficient power amplifier. After having simulated all the transmitter chain, we emphasize on the sigmadelta, that has to be clocked at high frequency. We detailed its operation and the choice of its elements. We designed and fabricated this digital sigma-delta in 0. 13um CMOS technology. The circuit was tested until 1. 5GHz and consumes less than 15mW

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (170 p.)
  • Annexes : Bibliogr. p. 155-161 (104 réf.). Glossaire

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Est Marne-la-Vallée. Bibliothèque.
  • Consultable sur place dans l'établissement demandeur
  • Cote : 2006 HIB 0307
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.