Conception d'un composant virtuel pour le codage audio

par Fatma Ezzahra Sayadi

Thèse de doctorat en Sciences pour l'ingénieur. Physique. Électronique

Sous la direction de Éric Martin.

Soutenue en 2006

à Lorient en cotutelle avec l'Université de Monastir .


  • Résumé

    Etant donné le développement actuel des communications numériques le codage de la parole a bénéficié d’un grand nombre d’études. D’importantes réductions de débit peuvent ainsi être obtenues par des algorithmes de compression efficaces, qui tiennent compte des redondances naturelles de la parole. Le plus connu de ces codeurs paramétriques est le codeur de type CELP (Code-Excited Linear Prediction) conçu pour le codage de la parole à des débits allant de 6 à 16 kbits/s. Face à la complexité croissante de ces applications, les outils et méthodologies de conception et de vérification classiques apparaissent inadaptés à la réalisation des systèmes embarqués dans des délais raisonnables. Les nouvelles approches envisagées reposent sur une élévation du niveau d’abstraction de la spécification d’un système, permettant d’orthogonaliser les choix d’implantation relatifs à chaque sous système (Implantation en matériel où en logiciel, choix des interfaces de communications…) et d’accélérer la vérification d’un système à différents niveaux d’abstraction. Afin d’accélérer le raffinement de la spécification abstraite d’un système en une architecture synthétisable, l’intégration des différents blocs fonctionnels qui le constituent privilégie la réutilisation de composants prédéfinis et prévérifiés. Ce sont les composants virtuels ou blocs IP (Intellectual Property). Nous proposons dans cette thèse d’implanter une architecture dédiée au traitement de la parole satisfaisant la norme de codage G729, pour laquelle les parties critiques en ce qui concerne la contrainte temps réel seront intégrées par des composants virtuels matériels, tandis que les autres parties du système seront traitées de manière logicielle.

  • Titre traduit

    Rapid prototyping ip for speech decoding


  • Résumé

    Considering the expansion of digital communication systems, voice decoding benefited from a great number of studies. Important reductions of flow can thus be obtained by effective algorithms of compression, which take account of the natural redundancies of the word. Most known of these parametric coders is the CELP coder (Code-Excited Linear Prediction) commonly applied for encoding speech signals at 6 to 16 kbits/s. Considering the increasing complexity of these applications, the tools and methodologies of traditional design and verification appear unsuited to the realization of the embedded systems within reasonable times. The new approaches considered are based on system level description , co-design techniques and reuse IP cores. These techniques have to cope with heavy constraints like real time performances and cost. We propose in this thesis to establish an architecture dedicated to the speech processing, for which the critical parts with regard to the constraint real time will be integrated as hardware virtual components, while the other parts of the system will be treated in a software way.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (XI-184 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliographie p.129-134

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Bretagne-Sud (Lorient). Bibliothèque universitaire.
  • Disponible pour le PEB

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université de Lille. Service commun de la documentation. Bibliothèque universitaire de Sciences Humaines et Sociales.
  • Non disponible pour le PEB
  • Cote : 2006LORIS069
  • Bibliothèque : Université Paris-Est Créteil Val de Marne. Service commun de la documentation. Section multidisciplinaire.
  • PEB soumis à condition
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.