Méthodologie de conception haut niveau pour architectures reconfigurables dynamiquement

A system level design methodology targeting run-time reconfigurable FPGAs.

• Auteur / Autrice : Florent Berthelot
• Direction : Dominique Houzet
• Type : Thèse de doctorat
• Discipline(s) : Électronique
• Date : Soutenance en 2006
• Etablissement(s) : Rennes, INSA

Mots clés

Mots clés contrôlés

Circuits intégrés à la demande

Résumé

Nous présenterons dans cette thèse une méthodologie de conception pour les architectures reconfigurables dynamiquement. Cette méthodologie permet la spécification et la modélisation à un haut niveau de l’architecture reconfigurable dynamiquement jusqu’à la génération RTL du design pour implantation matérielle. Cette méthodologie est basée sur l’utilisation du logiciel SynDEx qui permet une spécification haut niveau de l’algorithme de l’application ainsi que l’architecture hétérogène composée de processeurs, DSP et FPGA. Une Adéquation Algorithme Architecture (AAA) est alors possible. Notre travail se focalise sur l’introduction des architectures matérielles reconfigurables dynamiquement et notamment les dernières générations de FPGA partiellement reconfigurables dans ce flot de conception haut niveau. Nous abordons dans ce travail la prise en compte de la reconfiguration dynamique, la génération automatique de l’architecture matérielle, la gestion des phases de reconfigurations dynamiques ainsi que l’optimisation de celle-ci pour l’architecture générée.

This document presents a methodology flow targeting runtime reconfigurable components. This methodology is based on a high level specification of the dynamically reconfigurable architecture and handles RTL generation steps for implementation. This methodology uses SynDEx CAD software for algorithm specification at system level as well as heterogeneous architecture specification, composed of FPGAs and DSPs. A matching process (AAA) is proceed to find the best implementation of the application over the architecture. Our work is focused on the use of runtime reconfigurable components and specially lasts FPGA devices.