Uspider environnement de conception de réseau sur puce

par Samuel Evain

Thèse de doctorat en Électronique

Sous la direction de Dominique Houzet.

Soutenue en 2006

à Rennes, INSA .


  • Résumé

    Ce travail de thèse porte sur la conception de l'interconnexion entre les nombreux composants IP (Intellectual Property) d'un système électronique sur puce (SoC pour System on Chip). Notre étude repose sur une solution émergente qui est celle des réseaux sur puce (NoC pour Network-on-chip), celle-ci est inspirée des réseaux de communication entre ordinateurs. Un NoC offre de nombreuses possibilités et un large espace de conception. La maîtrise des choix des paramètres d'un NoC vis à vis des contraintes d'une application n'est pas triviale et nécessite de la méthode. Cette thèse propose un flot de conception afin de déterminer ces paramètres automatiquement. Le problème de l'horloge dans les circuits de grande taille, ainsi que l'aspect sécurité sont également traités. Ce travail a conduit au développement de l'outil µSpider, qui est un environnement de conception composé d'outils de décisions et d'un générateur de code (VHDL synthétisable). Ce travail a été validé avec des applications dans les domaines du traitement du signal, de l'image et des télécommunications.

  • Titre traduit

    Uspider environnement de conception de réseau sur puce


  • Résumé

    This PhD thesis deals with interconnection design between IP cores (Intellectual Property) in a System on Chip. This work is based on an emerging infrastructure solution called Network on Chip. The design space is wide and methodologies are required to help designer to obtain ad hoc NoC matching application requirements. This work presents a design flow to design automatically ad hoc NoC parameters. Clock synchronicity subject in wide chip and security concerns in NoC are also addressed. We have developed a design tool called ìSpider. This tool is able to make choices and to configure NoC parameters according to applications constraints and needs. Moreover, it generates the VHDL RTL code of the specified NoC. This work has been validated on three real-life applications, a smart camera application, a telecom MC-CDMA application and a multiprocessor turbo-decoder application.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. 162 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr.p.137-143 (92 réf.). Index

Où se trouve cette thèse ?

  • Bibliothèque : Institut National des Sciences Appliquées. Bibliothèque.
  • Disponible pour le PEB
  • Cote : THE EVA
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.