Etude des propriétés et de l'intégration de barrières auto-positionnées sur cuivre formées par des procédés de siliciuration et de dépôts auto-catalytiques dans les interconnexions des circuits intégrés microélectroniques des générations 45 nm

par Sonarith Chhun

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Jean-Claude Dupuy et de Laurent Gosset.

Soutenue en 2006

à Villeurbanne, INSA .


  • Résumé

    Les barrières diélectriques contribuent à la dégradation des performances de propagation du signal et de fiabilité qui s'accentue avec la réduction des dimensions des interconnexions. Afin de supprimer la contribution de la barrière diélectrique au couplage capacitif parasite latéral et d'améliorer l'adhésion à l'interface supérieure du cuivre, qui limite actuellement la durée de vie des interconnexions, il est possible de remplacer ces barrières diélectriques par des barrières auto-positionnées. Par contre, si seul un gain sur la fiabilité est recherché, alors, des procédés auto-positionnés avant le dépôt d'une barrière diélectrique (empilement hybride) peuvent être introduits pour améliorer l'adhésion entre le cuivre et celle-ci. Dans cette étude, nous évaluons deux procédés auto-positionnés sur cuivre. Le procédé CuSiN consiste à incorporer sélectivement du silicium (siliciuration) et de l'azote (nitruration) dans le cuivre pour former du CuSiN. Nous avons mis en évidence les paramètres critiques clefs pour la maîtrise d'un tel procédé. Le procédé CoWP / B est fondé sur la croissance auto-catalytique en phase liquide d'un alliage CoWP / B sur du cuivre. L'évaluation des propriétés barrières des matériaux auto-positionnés montre que contrairement au procédé CuSiN, le CoWP / B, avec les épaisseurs et les chimies étudiées, n'est ni une barrière contre la diffusion du cuivre, ni résistant contre l'oxydation. De ce fait, seul le CuSiN peut être intégré en tant que barrière auto-positionnée. Les procédés CuSiN intégrés dans un empilement hybride ou en tant que barrières auto-positionnées sont sélectifs et compatibles avec les matériaux et les procédés d'intégration utilisés. En ce qui concerne l'intégration du CoWP / B dans un empilement hybride, deux étapes sont critiques, la gravure et le nettoyage post-gravure dont les chimies interagissent avec le CoWP / B. Nous avons réussi à intégrer et à préserver l'intégrité du CoWP / B sans dégrader les performances électriques des interconnexions. En terme de fiabilité, pour une génération 65 nm, les procédés CuSiN améliorent la durée de vie des interconnexions d'un facteur 10, alors qu'un CoWP / B de 5nm l'améliore d'au moins un facteur 70. L'introduction du CuSiN dés le noeud 45 nm permettrait de satisfaire rapidement le critère de fiabilité alors que le CoWP / B, qui permet de résister à de plus fortes densités de courant, permettrait de satisfaire les critères de fiabilité des générations technologiques les plus avancées.


  • Résumé

    The contribution of standard dielectric barriers to signal propagation and reliability performance degradation speeds up as interconnects dimensions scale down. Self-aligned barriers, in replacement of standard dielectric barriers avoid the contribution of dielectric barriers to the lateral coupling capacitance and enhance adhesion between copper and its capping material, which interface is known to limit interconnect lifetime. In this study, two self-aligned processes are investigated : CuSiN processes, which consist in incorporating silicon and nitrogen atoms into copper to form a CuSiN layer, and CoWP/B processes, based on electroless growth of CoWP/B alloy localized above copper. We evidenced that contrary to CuSiN material, CoWP/B is not a barrier against copper diffusion and against oxydation. Therefore, only CuSiN is suitable for self-aligned barrier formation. Although CuSiN processes are fully compatible with integration processes and materials used in this study, etch and post-etch cleaning steps are critical for CoWP/B integration. However, we succeed in integrating and preserving CoWP/B integrity without degrading electrical performances. In a 65nm technology node, CuSiN processes improve interconnect lifetime up to a factor of 10 whereas the gain using CoWP/B is higher than 70 X. CuSiN processes integration within the 45nm node would help to reach rapidly its reliability criterion. Interconnects with CoWP/B cap which exhibit better resistance against very high current densities, are suitable for the most advanced technology nodes to fulfil their reliability criteria.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (XI-176 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 157-167. Index. Glossaire

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(3132)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.