Etude des mécanismes de viellissement [i. E. Vieillissement] sous contrainte électrique des transistors bipolaires à hétérojonction Si/SiGeC issus de technologies BiCMOS avancées

par Marie Ruat

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Gérard Ghibaudo et de Georges Pananakakis.

Soutenue en 2006

à Grenoble, INPG .


  • Résumé

    Le vieillissement de transistors bipolaires à hétérojonction Si/SiGeC issus de technologies BiCMOS avancées a été étudié, et ce pour les trois modes de dégradation connus du transistor bipolaire, correspondant à une polarisation du transistor en inverse, en direct et en «mixed-mode». L'effet de ces contraintes sur les caractéristiques électriques du transistor bipolaire, et en particulier sur le courant base, est unique quel que soit le mode de dégradation déclenché, avec l'apparition d'un courant base de génération-recombinaison issu de défauts d'interface Si/Si02 créés par des porteurs chauds au cours de la contrainte. L'extraction des facteurs d'accélération du vieillissement en fonction des nombreux paramètres de contrainte a permis la construction de modèles empiriques pour l'étude de chacun des modes de dégradation. Des mesures de bruit basse fréquence, et des simulations physiques TCAD ont également été utilisées pour la compréhension des mécanismes physiques à l'origine du vieillissement des transistors bipolaires. Enfin, une discussion sur l'unicité de comportement constatée quel que soit le mode de dégradation déclenché conclut ce manuscrit.


  • Pas de résumé disponible.

  • Titre traduit

    Study of advanced Si/SiGeC heterojunction bipolar transistors aging mechanisms under reliability stress


  • Résumé

    Rapid evolution in bipolar transistors architectures and materials in the past ten years led to new reliability concerns. Degradation of electrical characteristics and especially of base current was investigated under the three main known degradation modes for bipolar transistors: reverse mode, forward mode and mixed-mode. Main relevant results led to a unique behaviour after any of these three reliability stresses: the apparition of a generation recombination non-ideal excess base current, characteristic of interface traps created by hot carriers at Si/Si02 spacer and/or STI interfaces. Acceleration factors of the base current degradation with stress time and any other stress parameters were extracted in details, and led to the proposal of empirical models that should be taken into account next bipolar transistors generations qualification work. TCAD simulations and LF noise measurements before and after stress were also implemented for further understanding of bipolar transistor aging studies. Finally, the unified behaviour of degradation under any reliability stress is discussed.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (9-xxii-212 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. en fin de chapitres

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Non disponible pour le PEB
  • Cote : TS06/INPG/0157
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS06/INPG/0157/D
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.