Développement d'un modèle compact de la jonction tunnel magnétique de première génération et son intégration dans la réalisation d'architectures logiques reprogrammables hybrides magnétique-CMOS

par Virgile Javerliac

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Jean-Pierre Nozières.

Soutenue en 2006

à Grenoble, INPG .


  • Résumé

    Alors qùe dans les circuits logiques CMOS standards, la fonctionnalité est fixée, les circuits logiques matériellement programmables sont à même de s'adapter au type d'information à traiter. Ce travail de thèse porte sur l'étude et la réalisation de circuits hautement reconfigurables combinanttechnologies CMOS et technologies nano magnétiques de type MRAM, ces dernières ayant démontré leur potentiel en terme de vitesse, de robustesse et de non-volatilité, nous transposons ce concept aux circuits de type FPGA. La simulation de ces architectures hybrides magnétique CMOS nécessite au préalable le développement d'un modèle électrique de type SPICE de la jonction tunnel magnétique, élément clé de la cellule MRAM, qui est ensuite intégré dans le flot de conception microélectronique standard. Enfin, une architecture de type FPGA combinant vitesse et non-volatilité est proposée et son comportement modelisé en détail.


  • Pas de résumé disponible.

  • Titre traduit

    First generation magnetic tunnel junction compact model development and his use in the design of hybrid magnetic-CMOS reprogrammable logic cores


  • Résumé

    Whereas in standard CMOS logic the circuit functionality is fixed, in hardware programmable logic circuits it is possible to adapt the functionality to the circuit environment. Ln this thesis, we study highlyreconfigurable circuits which combine CMOS and nano magnetic MRAM-Like technologies. MRAM having recently demonstrated his potential in terms of speed, endurance and non-volatility, we transfert the concept to FPGA circuits. The simulation of such magnetic CMOS hybrid architectures requires at first the development of a SPICE-Like model of the magnetic tunnel junction, which is the building block of the MRAM cell. This model is further implemented into a standard microelectronic cad flow. Finally, an FPGA architecture combining speed and non-volatility is proposed and throughfully modeled.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (205 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 202-205

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Non disponible pour le PEB
  • Cote : TS06/INPG/0146
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS06/INPG/0146/D
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.