Architecture de mémoire haute densité à base d'électronique moléculaire tolérante à un très grand nombre de défauts

par Antoine Jalabert

Thèse de doctorat en Électronique et communications

Sous la direction de Amara Amara et de Fabien Clermidy.

Soutenue en 2006

à Paris, ENST .


  • Résumé

    L'électronique moléculaire, partie intégrante des nanotechnologies, résulte de la convergence de différents domaines : la microélectronique, la physique, la chimie ou encore la biologie. L'engouement suscité s'explique par l'espoir de trouver un complément faible coût, voire une alternative viable à l'électronique CMOS sur silicium actuelle, dont les perspectives d'évolution restent floues au-delà de 2015/2020 et dont le coût de fabrication actuel augmente de façon exponentielle. Les dispositifs à base d'électronique moléculaire apparaissent comme des candidats potentiels à l'intégration dans les mémoires du futur. En effet, leur utilisation permettrait d'obtenir, de part leurs dimensions nanométriques, des densités très élevées, bien au-delà de la roadmap silicium, tout en réduisant les coûts de fabrication grâce aux procédés d'auto-assemblage et d'intégration tridimensionnelle. Cependant, l'état de l'art actuel indique qu'il n'existe pas de modélisation appropriée à des simulations complexes et qu'à cette échelle, les variations technologiques d'un composant à l'autre seront très élevées. Les travaux de recherche présentés dans ce manuscrit de thèse proposent un nouveau type d'architecture de mémoire de très haute densité et tolérante aux dispersions, à base de transistor moléculaire à nanofils à effet de champs (NW-FET moléculaire). L'étude présente un modèle continu VHDL-AMS du transistor moléculaire, et deux niveaux de modélisation VHDL-AMS d'une nouvelle cellule mémoire moléculaire haute densité. Enfin, différentes techniques de tolérance aux fortes dispersions (jusqu'à 25% de variations des caractéristiques des dispositifs de base) sont évaluées.

  • Titre traduit

    Study of a novel defect-tolerant memory architecture for deep sub micron devices and molecular electronics


  • Résumé

    Much of the nanotechnology research taking place today is confined in the area of material science, electrical engineering, quantum and device physics, chemistry and even biology. This is actually a problem as there is little research undertaken at the circuit and architectures levels to integrate these new nano-devices. We are confronted to the difficulty of the bottom-up approach. The main limitation is the absence of fast and functional electrical models that would permit to explore, in a *reasonable* time, new approaches for signal processing based on nanotechnology's specific functionalities. Paradoxically, because there is no real development on computing paradigms adapted to nanotechnology, research ongoing on new molecular electronics devices have little choice but to follow a classical approach, that is to say, the quest for the ultimate transistor. However, the need for new architectures is real as it is known that much of the new devices being studied and developed will hardly be compatible with today's design flow, circuits and architectures. Some of them *might* be one day fully integrated in today's circuit fabrication, but even in this case, reliability, defect tolerance and fault tolerance will be the main issue for manufacturers. By proposing an intermediate method between the standard CMOS design-flow and the revolutionary molecular-electronics *bottom-up* approach, the aim of this methodology is to transfer the complexity and the cost needed to control a state of the art technology, toward the development of new architectures and algorithms compensating intrinsic technological dispersions, hopefully at a lower cost.

Autre version

Cette thèse a donné lieu à une publication en 2007 par École nationale supérieure des télécommunications à Paris

Architecture de mémoire haute densité à base d'électronique moléculaire tolérante à un très grand nombre de défauts


Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (192 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : 148 réf. bibliogr.

Où se trouve cette thèse ?

  • Bibliothèque : Télécom ParisTech. Bibliothèque scientifique et technique.
  • Disponible pour le PEB
  • Cote : 5.24 JALA
  • Bibliothèque : Télécom ParisTech. Bibliothèque scientifique et technique.
  • Disponible pour le PEB
  • Cote : 5.24 JALA
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.
Cette thèse a donné lieu à 1 publication .

Consulter en bibliothèque

Cette thèse a donné lieu à une publication en 2007 par École nationale supérieure des télécommunications à Paris

Informations

  • Sous le titre : Architecture de mémoire haute densité à base d'électronique moléculaire tolérante à un très grand nombre de défauts
  • Dans la collection : ENST , 2006E021 , 0751-1353
  • Détails : 1 vol. (IV-172 p.)
  • Annexes : Bibliogr. p. 157-166. En annexe articles en anglais
La version de soutenance de cette thèse existe aussi sous forme papier.

Où se trouve cette thèse ?

Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.