Vers une nouvelle architecture des processeurs superscalaires à éxécution dynamique

par Éric Toullec

Thèse de doctorat en Informatique

Sous la direction de André Seznec.

Soutenue en 2005

à Rennes 1 .


  • Résumé

    La tendance actuelle est aux processeurs de degré élevé et temps de cycle faible. Cependant, les accès aux structures de ces processeurs ne sont plus possibles en un cycle, et cela pose de nouveaux problèmes de conception. Les micro-architectures implémentant le partitionnement des ressources sont une solution à ces difficultés. Nous avons introduit l'architecture WSRS (Register Write Specialization Register Read Specialization) dans laquelle les fichiers de registres et les unités fonctionnelles sont distribués en sous-ensembles distincts. En outre, les entrées et sorties des unités fonctionnelles ne sont pas connectées à tous les registres. Cela a pour conséquence de réduire le nombre de ports de lecture et d'écriture sur chaque registre; d'où une réduction de la complexité du fichier de registres, du réseau de bypass et de la logique de réveil.

  • Titre traduit

    Studying the design of a novel architecture for superscalar pocessors


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (155 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 151-155

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Rennes 1. Service commun de la documentation. BU Beaulieu.
  • Disponible pour le PEB
  • Cote : TA RENNES 2005/161
  • Bibliothèque : Centre de recherche INRIA Rennes - Bretagne Atlantique. Service IST.
  • Disponible pour le PEB
  • Cote : C.1 - TOU
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.