Conceptions et modélisations d'oscillateurs et de leurs boucles à verrouillage de phase associées pour des applications de radiocommunications mobiles professionnelles

par Thierry Lagutere

Thèse de doctorat en Electronique, microélectronique et nanoélectronique

Sous la direction de Rachid Allam et de Jean-Marie Paillot.


  • Résumé

    Cette thèse a pour objet la conception et la modélisation d’oscillateurs pour des applications de radiocommunications professionnelles. Une étude préalable de recherche de circuits existants est réalisée pour une intégration sur silicium en technologie CMOS standard. Les conclusions de cette étude aboutissent au choix d’un oscillateur à résonateur LC. Une méthode de conception est aussi détaillée pour optimiser les performances en bruit de phase pour une architecture donnée. Les résultats mesurés confirment la méthodologie et permettent la validation circuit. La structure décrite sera ainsi réutilisable lors de futures migrations technologiques. Une modélisation du circuit en Verilog-A est développée afin d’autoriser, en terme de convergence et de rapidité, la simulation du bruit de phase. Ce modèle utilise essentiellement des paramètres technologiques. Le transfert du modèle en langage VHDL-AMS a permis de simuler l’intégralité de la chaîne de réception avec un langage standard.

  • Titre traduit

    VCOS and their associated phase locked loops : designing and modelling for professional mobile radiocommunications (PMR) applications


  • Résumé

    The topic of this thesis is designing and modelling oscillators for professional mobile phones applications. A first study is carried out with a view to designing on silicon the best circuit using standard CMOS technology. The conclusions of this study lead to the choice of an oscillator using a LC resonator. A design method to achieve better phase noise performances with this schematic is also described. The measurement results both corroborate the methodology and validate the circuit. Therefore, future components involving a change of technology will include the same circuit structure. To increase furthermore the design speed and ease the simulation convergence, a Verilog-A model allowing faster phase noise simulations is conceived. This model uses mainly technology properties as parameters. A VHDL-AMS model is developed using this Verilog-A model to simulate the whole receiving chain with a standard language.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (xviii-185 p.)
  • Notes : Publication autorisée par le jury (ex-confidentielle)
  • Annexes : Bibliogr. 82 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Poitiers. Service commun de la documentation. Section Sciences, Techniques et Sport.
  • Disponible pour le PEB
  • Cote : 05/POIT/2266-B
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.