Contribution à la conception d'un convertisseur sigma-delta passe-bande à temps continu dans une technologie standard CMOS

par Sorore Benabid

Thèse de doctorat en Sciences appliquées. Systèmes électroniques et traitement de l'information

Sous la direction de Philippe Bénabes.


  • Résumé

    Ce travail de these s’integre dans le cadre de la conversion analogique-numerique sigma-delta, adaptee aux applications demandant une grande precision. Le but est d’etudier la faisabilite d’une nouvelle architecture parallele de modulateur sigma-delta multibit passe-bande utilisant des filtres lc integres, compatibles avec des applications hautes frequences. Une conception au niveau transistor nous a permis de mettre en evidence les principales contraintes liees a la realisation de la partie analogique du modulateur (resonateur gmlc, can, cna) sur une technologie standard cmos 0. 35µm, a savoir: la mauvaise qualite des inductances integrees, la limitation en gain et en frequence, la non linearite et le retard. Nous avons propose un schema d'amplificateur operationnel a transconductance (gm) ayant une bonne linearite. Une structure de sources de courant commutees a ete proposee permettant d'ameliorer les performances dynamiques du cna 3-bits. En utilisant deux can 3-bits en alternance, nous avons pu echantillonner a 1. 2ghz et rendre integrable la cellule resonante gmlc centree autour de 300mhz. De plus, a cette frequence, l'inductance integree presente des pertes ohmiques considerables qui reduisent fortement le facteur de qualite du filtre et rajoutent un retard dans la boucle. Pour conserver les performances du modulateur, nous avons retenue une technique de compensation active du facteur de qualite. Les resultats de simulation au niveau transistor de la boucle du modulateur indiquent une resolution de l’ordre de 13 bits dans une bande de 6mhz.

  • Titre traduit

    Contribution to the design of continuous-time-band-pass sigma-delta converter in a standard CMOS technology


  • Résumé

    This phd thesis deals with an analog-to-digital conversion adapted to a high resolution applications. The aim is to study the feasibility of a new parallel architecture of multibit band-pass sigma-delta modulator. This architecture is based on integrated lc filters which are compatible with high frequency applications. A transistor level simulation allowed us to highlight the principal constraints which exist in the realization of the analog part of modulator (gmlc resonator, adc, dac) in a standard 0. 35 µm cmos technology. Some of these constraints are: low quality factor of integrated inductors, gain and speed limitation, non linearity and delay. We proposed an operational transconductor amplifier (gm) with a good linearity. A switched current source was proposed to improve the 3-bits dac dynamic performances. By employing two 3-bits adc operating alternatively as system quantizer, we were able to use the sampling frequency of 1. 2ghz and make possible to integrate the resonator cell centred at 300mhz. Moreover, at the above frequency, the integrated inductor presents considerable ohmic losses which decrease the filter quality factor and add an excess loop delay. In order to preserve the modulator performances, we used a q-enhanced technique. The transistor level simulations showed that the loop modulator provides 13 bits of resolution in the band of 6mhz.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 181 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 160-168

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(2005)37
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.