Méthodologie de conception système à base de plateformes reconfigurables et programmables

par Khemaies Ghali

Thèse de doctorat en Sciences appliquées

Sous la direction de Alain Mérigot.


  • Résumé

    Les travaux presentes dans ce memoire concernent l’exploration de l’espace de conception des architectures soc pour des applications orientees telecommunication. L’evolution importante des semi-conducteurs a permit l’implementation des systemes complets sur une puce. Cette implementation a ete rendue possible par des methodologies de conception basees sur la reutilisation des composants existants, combinees ensemble, constituent le systeme ; le probleme pose est l’optimisation mathematique des parametres de l’ensemble des ips soft constituant le soc. Le probleme devient alors une optimisation multiobjectifs. Dans une premiere etape, des techniques d’exploration pour le dimensionnement d’ip de processeur superscalair sont proposees. La seconde etape est une extension de cadre precedent par couplage de l’exploration multiobjectifs avec une implementation materielle sur circuits fpga, elle permet alors une exploration avec materiel dans la boucle. Cette approche est appliquee au processeur leon v2. 0 de l’ esa sur des circuits xilinx virtex-ii, qui de par leur reconfigurabilite permettent le chargement de nouvelles configurations lors de l’exploration. Enfin, l’importance des soc mixtes analogiques/numeriques, nous a pousse a nous interesser a l’optimisation des circuits analogiques et ce sur le meme principe mais en utilisant des circuits fpaa qui permettent la conception et l’implementation d’applications sur circuits analogiques re-programmables. Mots-clefs : soc, sopc, fpga, fpaa, algorithme genetique, optimisation multiobjectifs, algorithme nsga-ii, exploration de l’espace de conception, estimation des performances, umts, wcdma, turbo code.

  • Titre traduit

    System on programmable chip design methodology


  • Résumé

    In this document we present a design space exploration methodology for soc architectures in telecommunication domain. The significant evolution of semiconductors technology has allowed the implementation of complete systems on a single chip. This implementation was made possible by the design methodologies based on the re-use of existing components in the system. So the problem becomes a multidimensional problem of multi-objective optimization. This thesis contributes to the resolution of this problem proposing a solution consisting of several stages. In a first stage, the techniques of exploration for the dimensioning of superscalar processor ips are proposed which take account of the three criteria: performance, consumption of energy and silicon surface area. A second contribution which extends the preceding framework by coupling multi-objective exploration with a physical implementation on fpga circuits allowing an exploration with physical hardware in the loop. This approach is applied to leon processor v2. 0 “esa” to xilinx circuits virtex-ii which from their reconfigurability allow the loading of new configurations during exploration. Lastly, the importance of the mixed analog-digital soc raised our interest to devise an optimization methodology for the analog circuits based primarily on the same principle. Only difference in this methodology was the usage of fpaa circuits which allows the design and the implementation of applications on reprogrammable analog circuits. Key-words: soc, sopc, fpga, fpaa, reconfigurable architectures, genetic algorithm, multi-objective optimization, design space exploration, performances estimation, umts, wcdma, turbo coder.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 190 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 155-159

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(2005)14
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.