Contribution à l'optimisation des performances des amplificateurs de puissance utilisés dans les terminaux portables pour les communications mobiles de futures générations

par Sylvain Reed

Thèse de doctorat en Électronique

Sous la direction de Serge Toutain et de Yide Wang.

Soutenue en 2005

à Nantes .


  • Résumé

    Ce mémoire présente une nouvelle technique d'optimisation de performances des amplificateurs de puissance dédiés aux terminaux de radiocommunication mobiles de troisième génération. Le fonctionnement de ces composants doit être optimisé sur une grande dynamique de puissance de sortie. C'est pourquoi une nouvelle technique d'optimisation est développée : "amplificateur à polarisation dynamique adaptative". Elle consiste à injecter, au niveau du circuit de polarisation de base des transistors HBT constituant l'amplificateur de puissance, un signal qui est fonction de l'enveloppe du signal à amplifier et de la puissance de sortie. Ce signal peut être calculé dans la partie numérique du terminal mobile. Un nouveau banc de caractérisation a été conçu pour déterminer les signaux de polarisation optimaux. Un prototype a été réalisé en technologie hybride. Celui-ci permet de valider la technique développée. De plus, une conception monolithique a été développée pour démontrer son intégrabilité.


  • Résumé

    The work presented in this thesis deals with a new power amplifier optimization technique applied to the 3rd generation telecommunication system. It demonstrates that the power amplifier must be optimized over a wide output power range, which explains why a new optimization technique is developed : "Power Amplifier with Dynamic Adjust Biasing". This technique gives the HBT power amplifier base biasing circuit a signal which depends on the shape of the signal to be amplified and the output power. The biasing signal can be calculated by the digital part of the handset. Many measurements have been made on the power amplifier to characterize the power amplifier. A Proof-of-Concept was made to validate this optimization technique. Moreover, an integrated circuit has been developed to show that this technique can be integrated on a chip.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (181 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. en fin de chapitre

Où se trouve cette thèse ?

  • Bibliothèque : Université de Nantes. Service commun de la documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 2005 NANT 2009
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.