Conception et fabrication de nouvelles architectures CMOS et étude du transport dans les canaux de conduction ultra minces obtenus avec la technologie SON

par Daniel Chanemougame

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Abdelkader Souifi et de Thomas Skotnicki.

Soutenue en 2005

à Lyon, INSA , en partenariat avec LPM - Laboratoire de Physique de la Matière (laboratoire) .


  • Résumé

    Les travaux de cette thèse abordent les différentes problématiques émergeant lorsque la longueur de grille du transistor MOS conventionnel est inférieure à 100nm, ainsi que les solutions permettant de poursuivre la loi de Moore. Dans ce but, nous proposons des nouvelles architectures basées sur la technologie SON dites "SOI localisé", particulièrement adaptées à une réduction extrême des dimensions. Dotées d'un canal de conduction et d'un diélectrique enterré très minces et bien contrôlés, ces architectures offrent un contrôle intégré des effets canaux courts, tout en permettant de co-intégrer sur le même circuit des transistors conventionnels de plus grandes dimensions. Nous évaluons ensuite comment contraintes mécaniques et effets de quantification peuvent améliorer les propriétés du transport dans les canaux de conduction ultra minces. Il ressort que le transistor à canal mince complètement déplété, doté d'une grille métallique et d'un diélectrique de grille à haute permittivité, est une architecture très prometteuse qui permettrait de satisfaire les performances imposées par la loi de Moore jusqu'à des longueurs de grille de 15nm, soit un canal de 5nm d'épaisseur. En parallèle, nous avons développé une architecture PMOS "haute performance" issue de la technologie SON, et basée sur nouveau concept de contrainte mécanique. Des simulations mécaniques ainsi que les notions sur le transport abordées auparavant permettent de comprendre les performances électriques.

  • Titre traduit

    = Conception & fabrication of new advanced CMOS architectures and Study of transport in ultra thin Si films obtained with Silicon On Nothing (SON) technology


  • Résumé

    As the gate length is scaled down below 100nm, the MOS transistor faces serious different issues we analyse and try to overcome in order to keep following the Moore’s law. To this end, new "localized SOI" architectures, based on SON (Silicon-On-Nothing) technology, are developed so as to deal with extreme scaling of devices. Featuring a fully depleted thin conduction channel, and a thin buried insulator, these architectures provide an integrated control of short channel effects, while also allowing for total co-integration of standard transistors on the same chip for larger devices. We evaluate then how mechanical strain and quantization effects can improve the transport properties in ultra thin conduction channels. We conclude from this study that a fully depleted transistor featuring a thin channel, a metal gate and a high-K dielectric, is a very promising architecture to satisfy the Moore’s law until gate lengths of 15nm, that is, a 5nm-thick channel. In the same time, we developed from the SON technology a "high performance" PMOS architecture based on a new mechanical strain concept. Mechanical simulations and transport insights developed before give the basics to understand the electrical performance.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (223 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 210-223

Où se trouve cette thèse ?

  • Bibliothèque :
  • Disponible pour le PEB
  • Cote : C.83(3024)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.