Contribution à la conception de circuits intégrés analogiques en technologie CMOS basse tension pour application aux instruments d'observation de la Terre

par Denis Standarovski

Thèse de doctorat en Conception des circuits micrélectroniques et microsystèmes

Sous la direction de Marc Lescure.

Soutenue en 2005

à Toulouse, INPT .


  • Résumé

    Le présent mémoire de thèse s'inscrit dans la problématique d'intégration de chaînes vidéo spatiales CCD dédiées aux instruments d'observation de la Terre. La solution présentée à travers cette étude consiste à concevoir des circuits intégrés spécifiques (ASIC) analogiques avec des technologies CMOS sub-microniques basse-tension, principalement développées pour les circuits numériques complexes. A partir de l'étude des chaînes vidéo, une étude approfondie est consacrée au circuit E/B car cette fonction est limitante des performances des chaînes vidéo CCD. L'étude approfondie des architectures de circuits E/B combinée à des études de conception de circuits rail-to-rail nous permet de démontrer la faisabilité de la chaîne vidéo dans ces technologies : deux démonstrateurs sont ainsi réalisés en technologie CMOS 0. 6{mu]m et BiCMOS 0. 35[mu]m permettant d'envisager la réalisation d'une chaîne vidéo complète 20Mechs/s - 12bits.

  • Titre traduit

    Contribution to low-voltage CMOS analogue integrated circuit conception dedicated to next generation of earth observation spatial instruments


  • Résumé

    Thesis report describes interisting solution from integration issue of CCD signal processor dedicated to next Earth observatory instrumentation. This one uses specific analogue integrated circuits (ASICs) implemented on standard tehcnology. Challenge will so be to use technologies easily available that can be seen currently low-voltage CMOS technology, first developed to complex digital circuit integrations. From signal processor study, E/B circuit is studied cause its limiting impact on the whole CCD signal processor performances. Combined to conception studies of rail-to-rail circuits it allows to demonstrate the feasibility of the whole signal processor with these technologies : two demonstrators realized in technology CMOS 0. 6{mu]m and 0. 35[mu]m allow to expect the realization of a 20Msamples-s - 12bits CCD signal processor.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (239 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 235-239

Où se trouve cette thèse ?

  • Bibliothèque : Ecole nationale supérieure d'électrotechnique, d'électronique, d'informatique, d'hydraulique et des télécommunications. Bibliothèque centrale.
  • Disponible pour le PEB
  • Cote : 05INPT062H/2
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.