Etude de la technologie SOI partiellement désertée à très basse tension pour minimiser l'énergie dissipée et application à des opérateurs de calcul

par Alexandre Valentian

Thèse de doctorat en Électronique et communications. Microélectronique

Sous la direction de Amara Amara.

Soutenue en 2005

à Paris, ENST .


  • Résumé

    Alors que les utilisateurs sont de plus en plus friands d'applications portables, la conception de circuits intégrés doit désormais prendre en compte le budget de puissance alloué. Il est donc essentiel de développer des circuits microélectroniques très basse puissance. La réduction de la tension d'alimentation s'avère être l'approche la plus efficace. Néanmoins, celle-ci ne peut être effectuée arbitrairement, il faut trouver un compromis entre vitesse et consommation. Du point de vue technologique, la technologie SOI-PD (Silicium sur Isolant Partiellement Désertée) s'avère très intéressante en très basse tension. Pour mieux appréhender le comportement des transistors SOI opérés en inversion faible, un modèle analytique et physique simple a tout d'abord été développé : sa précision et sa formulation compacte permettent de calculer le temps de propagation d'une porte. La consommation d'un circuit dépendant fortement du style logique employé, plusieurs styles ont été comparés et celui présentant le meilleur produit puissance-délai a été choisi pour réaliser une bibliothèque de cellules standards basse consommation. La problématique de la propagation de données sur des interconnexions longues hautement capacitives, alors que les transistors fournissent peu de courant, a été abordée : un nouveau circuit de transmission en mode courant a été proposé et comparé à l'approche conventionnelle en tension. Enfin, un circuit de traitement d'image par paquets d'ondelettes a été développé et synthétisé grâce à la bibliothèque précédente, montrant l'avantage de la technologie SOI à très basse tension par rapport à la technologie CMOS sur silicium massif

  • Titre traduit

    Study of the SOI (Silicon on Insulator) technology at ultra low-voltage to minimize the dissipated energy and application to computing circuits


  • Résumé

    With the increasing demand for portable applications, the design of integrated circuits must from now take into account the allocated power budget. It is thus essential to develop ultra-low-power microelectronic circuits. The reduction of the supply voltage is the most effective approach. Nevertheless, this one cannot be carried out arbitrarily, it is necessary to find a tradeoff between speed and power consumption. From the technological point of view, PD-SOI (Partially-Depleted Silicon On Insulator) technology is very promising in ultra-low-voltage. To better understand the behavior of the SOI transistors operated in weak inversion region, a simple analytical and physical model was first of all developed: this model is accurate and compact and is used to derive the propagation time of a gate. The power consumption of a circuit strongly depending on the considered logical style, several styles were compared and the one having the best power-delay product was selected to develop a low-power standard cells library. The data signaling problem on highly capacitive, long interconnects, has been studied: a new current-mode transmission circuit has been proposed and compared with the conventional voltage-mode approach. Finally, an image processing circuit using wavelet packets transform was developed and synthesized with the preceding library, showing the advantage of the SOI technology in ultra-low-voltage compared to the BULK CMOS technology

Autre version

Cette thèse a donné lieu à une publication en 2005 par École nationale supérieure des télécommunications à Paris

Étude de la technologie SOI partiellement désertée à très basse tension pour minimiser l'énergie dissipée et application à des opérateurs de calcul


Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (206 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. 94 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Télécom ParisTech. Bibliothèque scientifique et technique.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.
Cette thèse a donné lieu à 1 publication .

Consulter en bibliothèque

Cette thèse a donné lieu à une publication en 2005 par École nationale supérieure des télécommunications à Paris

Informations

  • Sous le titre : Étude de la technologie SOI partiellement désertée à très basse tension pour minimiser l'énergie dissipée et application à des opérateurs de calcul
  • Dans la collection : ENST , 2005 , 0751-1353
  • Détails : 1 vol. (206 p.)
  • Notes : SOI = Silicium sur isolant.
  • Annexes : Bibliogr. p. 189-195. Résumé
La version de soutenance de cette thèse existe aussi sous forme papier. Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.