Architectures massivement parallèles de systèmes sur circuits (SoC) pour le traitement de flux vidéos

par Julien Denoulet

Thèse de doctorat en Sciences appliquées. Électronique

Sous la direction de Alain Mérigot.


  • Résumé

    Cette these porte sur l'evolution d'une architecture simd massivement parallele, reconfigurable et partiellement asynchrone dediee a l'analyse d'images, la maille associative. Cette architecture est tiree d'un modele de calcul theorique appele reseaux associatifs, qui permet d'implementer de faÇon efficace un grand nombre d'algorithme de traitements d'images. Dans l'optique d'une integration materielle sur une plate-forme de type system on chip (soc), cette etude presente les diverses possibilites d'evolution de l'architecture, en evalue les couts materiels et les repercussions sur les performances du circuit, dans une problematique d'adequation algorithme architecture. Nous montrons qu'une reorganisation de la structure fondee sur la virtualisation de ses processeurs elementaires permet de reduire de faÇon substantielle la surface du circuit, et ouvre de nouvelles perspectives de calcul ou de gestion de la memoire. A l'aide d'un environnement de programmation et d'evaluation bati autour d'une bibliotheque de simulation des reseaux associatifs et d'une description parametrable de l'architecture en langage system c, nous montrons que la maille associative virtualisee permet de soutenir des cadences de traitement temps-reel pour un grand nombre d'algorithmes d'analyse d'images : operations de pretraitements (filtrage par convolution, operations statistiques ou de morphologie mathematique), segmentations par decoupe ou fusion de voronoï et ligne de partage des eaux, detection de mouvements par relaxation markovienne.

  • Titre traduit

    Massively parallel system-on-chip (SOC) architectures for the treatment of video sequences


  • Résumé

    This thesis describes the evolution of the associative mesh, a massively parallel simd architecture dedicated to image processing. This design is drawn from a theoretical model called associative nets, which implements a large number of image processing algorithms in an efficient way. In the prospect of a system on chip (soc) implementation of the associative mesh, this study presents the various possibilities of evolution for this architecture, and evaluates their consequences in terms of hardware costs and algorithmic performances. We show that a reorganisation of the structure based on the virtualisation of its elementary processors allows to reduce the design's area in substantial proportions, and opens new prospects in terms of calculation or memory management. Using an evaluation environment based on a programming library of associative nets and a parameterized description of the architecture using the system c language, we show that a virtualised associative mesh achieves real-time treatments for a great number of algorithms: low-level operations such as convolution filters, statistical statistical algorithms or mathematical morphology, and more complex treatments such as a split & merge segmentation, watershed segmentation, and motion detection using markovian relaxation.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 178 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. [173]-178

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(2004)223
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.