Caractérisations électriques des structures MOS à nanocristaux de Ge pour des applications mémoires non volatiles

par Mehdi Kanoun

Thèse de doctorat en Micro-électronique

Sous la direction de Abdelkader Souifi.

Soutenue en 2004

à Villeurbanne, INSA .


  • Résumé

    La réduction de la taille des composants silicium prévue par la loi de Moore, posera des problèmes de limitation physique et technologique pour ces derniers. En effet, la limite pour les transistors MOS se situe vers une longueur de grille de quelques nm (2010-2015). Pour les mémoires non volatile (MNV), le paramètre critique est l’épaisseur de l’oxyde tunnel. La limite pour un isolant SiO2 se situe autour de 7-8 nm (2002-2008). En deçà, le composant perd sa caractéristique en temps de rétention (10 ans). Il faut donc envisager d’autres alternatives pour ces dispositifs. Parmi les pistes explorées, l’électronique à quelques électrons, pourrait être amenée à jouer un rôle important, notamment en ce qui concerne les applications mémoires. En effet en 1995, Tiwari1 et collaborateurs, proposent de changer la grille flottante en polysilicium par des nanocristaux de Si. L’utilisation d’une grille flottante granulaire à base de nanocristaux de Si réduit le problème de la perte de la charge rencontrée dans les mémoires non volatiles conventionnelles et permet de dépasser l’épaisseur critique des oxydes tunnel. Afin d’améliorer encore plus le temps de rétention des mémoires non volatiles, l’utilisation des nanocristaux de Ge semble être plus intéressante que ceux du Si grâce à leur énergie de gap qui est plus petite. Dans ce contexte ce travail de thèse propose une étude électrique des propriétés électroniques des nanocristaux de germanium pour les applications mémoires. Le premier chapitre est consacré à l’étude des propriétés électroniques du Ge, lorsque celui-ci devient de taille nanométrique. En parallèle à cette description, les dispositifs envisagés seront présentés avec les procédés technologiques associés. Le deuxième chapitre, est dédié à la description et l’analyse de quelques méthodes d’isolation des nodules de Ge dans une matrice d’oxyde. Dans le chapitre III, nous étudierons les mécanismes de transport dans les nanostructures de Ge. Finalement, dans le quatrième chapitre, nous présenterons les études des cinétiques de chargement et de déchargement dans les îlots de Ge. Ces études ont permis d’optimiser les paramètres technologiques du dispositif mémoires, elles ont également démontré le potentiel que présente les îlots de Ge pour les applications mémoires de type P-MOS


  • Résumé

    The scaling down of the silicon devices predicted by the Moor’s law will cause physical and technological limitations. Indeed, the limit of the MOS transistor’s gate length is situated in the range of 8 nm (2010-2015). For the non volatile memories based on SiO2 insulator, the critical parameter is the tunnel oxide thickness which is situate around 7-8 nm (2008). For thinner oxides, the device loss its retention time characteristic (10 years). For these reasons, other ways must be envisaged. The few electron electronics seem to be a good candidate for this task, in particular for the memory applications. Indeed, Tiwari and collaborators had proposed in 1995, to replace poly-silicon floating gate by Si nanocrystals. The utilization of a granular based silicon nanocrystals floating gate allows the reduction of the tunnel oxide thickness. In order to ameliorate the retention time, it is more interesting to integrate Ge nanocrystals rather than the silicon ones thanks to their smaller band gap. In this context, this work proposes an electrical study of the electronic properties of Ge nanocrystals embedded in the SiO2 matrix for non volatile memory application. The first chapter is devoted to the description of the electronic properties change of the Ge nanocrystals due to the reduction of their size. In addition, the envisaged device is presented with its technological process. In the second chapter, different method analyses are reported for Ge isolation in a SiO2 matrix. The third chapter is dedicated to the transport mechanisms in Ge dots. Finally, in the forth chapter we will present the charge and discharge kinetic studies in Ge islands. These studies have permitted the optimization of the technologic parameters for the non volatile memory device realization as well as demonstrate the potential presented by the Ge dots for P type MOS memories.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 148 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. à la fin de chaque chapitre

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(2850)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.