Implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut débit avec une faible complexité

par Thomas Ta

Thèse de doctorat en Électronique

Sous la direction de Jacques Citerne.

Soutenue en 2003

à Rennes 1 .


  • Résumé

    Inventés par C. Berrou et al. En 1992 à l'ENST Bretagne, les Turbo Codes Convolutifs (TCC) sont devenus la référence des codes correcteurs d'erreurs grâce à leur pouvoir de correction avoisinant la limite théorique de Shannon. En 1993, R. Pyndiah et al. Ont proposé un nouvel algorithme itératif de décodage des codes produits dont les performances sont comparables à celles des TCC, voire meilleures pour les codes de rendement supérieur à 0,7. Cet algorithme baptisé Turbo Code en Blocs (TCB) est en fait un équivalent des TCC pour les codes en blocs. Cette thèse présente une implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut-débit avec une faible complexité. Pour satisfaire ces contraintes, nous proposons d'utiliser l'architecture itérative à traitement par blocs. Les simulations en langage C et la synthèse en VHDL ont permis de montrer que notre implémentation peut atteindre un débit de 50 Mbit/s avec une complexité de moins de 4500 éléments logiques.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 212 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. : 84 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Rennes I. Service commun de la documentation. Section sciences et philosophie.
  • Disponible pour le PEB
  • Cote : TA Rennes 2003/145
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.