Outil de simulation et de synthèse pour l'étude d'architectures software radio

par Abdallah Soulmani

Thèse de doctorat en Électronique & génie électrique


  • Résumé

    Dans le contexte des nouveaux systèmes de communication radiomobiles, les architectures software radio offrent de nouvelles possibilités de conception de terminaux et de stations de base. En effet, ces concepts permettent de réaliser des systèmes multimodes multistandards reconfigurables, capables de s'adapter en permanence aux besoins de l'usager et à la disponibilité des canaux de communication. L'idée de base est d'utiliser un bloc analogique simple et universel en tête du récepteur et de numériser au plus près de l'antenne. Le filtrage de canal et la démodulation sont alors réalisés numériquement. Ces architectures posent un certain nombre de verrous technologiques, au niveau de la tête RF analogique, qui doit être très large bande, au niveau des convertisseurs analogique-numérique (fréquence d'échantillonnage élevée et dynamique du signal très importante), et au niveau de la capacité de traitement. Les solutions actuellement envisageables ne peuvent mettre en œuvre qu'une structure software radio restreinte dans laquelle un traitement en fréquence intermédiaire analogique est maintenu. L'application de ces concepts aux terminaux nécessite la prise en compte des contraintes sur la taille des systèmes, sur la flexibilité vis-à-vis des applications et des traitements à exécuter et enfin sur la consommation électrique. Une phase de simulation/synthèse est nécessaire pour explorer différentes architectures et en dégager une solution optimale. Le travail présenté a consisté à développer un outil de simulation et de synthèse pour l'étude d'architectures de systèmes dédiés au software radio. Cet outil génère, à partir d'une spécification en entrée sous-forme de schéma blocs, un fichier de simulation en C et un fichier de description VHDL synthétisable. Le modèle en C permet de vérifier les fonctionnalités du système et d'évaluer les performances de niveau traitement du signal ou système tel que le bruit de quantification ou le taux d'erreur binaire. Le modèle VHDL généré peut être utilisé comme entrée d'un outil commercial de synthèse logique dans le but d'une implantation sur FPGA ou sur ASIC. Cette phase de synthèse permet d'évaluer les ressources matérielles exigées par l'application (ressources disponibles dans un FPGA, surface de silicium pour un ASIC), la consommation du système pour une technologie donnée, ainsi que la fréquence maximale de fonctionnement. L'outil dispose d'une bibliothèque de composants numériques (filtres numériques, opérateurs multicadences,) et analogiques (amplificateur HF de puissance, antenne). Pour valider l'outil, nous l'avons intégré dans un flot de conception complet utilisant des outils commerciaux de simulation (matlab, SPW, NC_VHDL) et de synthèse (FPGA-Express, Ambit). Puis, à titre d'exemple, nous nous sommes intéressés au filtre CIC (Cascaded Integrator-Comb), très adapté pour le filtrage de canal dans les architectures software radio. Deux CICs pour systèmes GSM et DECT ont été simulés et implantés.


  • Résumé

    The software radio architectures provide new possibilities in the design of terminals and base stations for the new mobile communication systems. Indeed, these architectures allow realizing multi-mode and multi-standard systems, which can be matched to the user needs and to the availability of the communication channels. The key idea is the digitisation of the received signals, nearly at the antenna after a simple and universal analog front-end. Afterwards, the channel filtering and the demodulation are done using digital techniques. The implementation of these architectures can be difficult or impossible due to the new specifications of the different blocks. For example the radio front-end must have a very wide bandwidth and the analog to digital converters must provide very high sampling frequencies and dynamics. Moreover, the processing requirements are also significantly high. Due to the limitation of the today's technologies, restricted software radio architectures is often proposed. In this case, part of the analogical intermediary frequency process is maintained. It is also necessary to take into account the power, performance, price and size constraints. The present work consists in developing a design tool for the study of software radio architectures. From a block-diagram specification, this tool generates a C simulation program and a VHDL description. The C model allows to verify the system functionalities and to evaluate the system and signal level performances such as the quantification noise and bit error rate. The VHDL model can be used as the entry of a commercial logical synthesis tool targeting an Asic or FPGA. This synthesis phase allows evaluating the material resources needed by the application, the power consumption of the system for a given technology, as well as the maximum working frequency. We have provided a library of digital (filters, multirate operators, ) and analog components (power amplifier, antenna). The tool has been validated using commercial tools for simulation (Matlab, SPW, NC_VHDL) and synthesis (fpga-express, Ambit). Finally, to illustrate the tool capabilities, we focussed on the channel filtering using CIC (Cascaded integrator-comb) filters for GSM and DECT.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 171 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 159-164

Où se trouve cette thèse ?

  • Bibliothèque : Université de Nantes. Service commun de la documentation. BU Sciences.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.