Circuits de lecture élaborés pour matrice de photodétecteurs infrarouges

par Martial Desgeorges

Thèse de doctorat en Physique

Sous la direction de Eric Belhaire.

Soutenue en 2002

à Paris 11, Orsay .


  • Résumé

    La conception de circuits de lecture CMOS destinés aux plans focaux de matrices de photodétecteurs suit l'évolution constante des technologies. La capacité d'intégration, à surface de Silicium donnée, tend donc à augmenter, ce qui permet un design de circuits toujours plus complexe. Une partie ou toute l'électronique de proximité du système peut être ramenée au sein du plan focal, afin de rendre les équipements plus compacts, moins lourds, moins chers. . . Une des premières fonctions à inclure est la conversion Analogique- Numérique. La principale contrainte d'un tel convertisseur est la consommation et une précision de 14 à 16 bits. Nous présentons ici une architecture originale utilisant un convertisseur par colonne et un par pixel. Le convertisseur colonne est un convertisseur à approximations successives. Celui-ci a été modélisé mathématiquement en tenant compte de différents effets parasites (charges injectées, gain fini, capacités parasites, dispersions technologiques. . . ), réalisé en technologie CMOS O. 5 mM, et caractérisé. Une précision de 6. 5 bits a pu être mesurée. Le convertisseur pixel est de type Sigma-Delta. Il a lui aussi été modélisé, simulé. L'étude de cette architecture hybride entre-ouvre une nouvelle voie de recherche à approfondir sur la construction de nouveaux circuits de lecture élaborés.


  • Résumé

    The design of CMOS integrated readout circuits for infrared focal plane arrays follows the constant evolution of technologies. The integration capacity , at a given Silicon surface, thus tends to increase, which allows more and more complex design of circuits. A part or all the proximity electronics of the system can be brought back in the focal plane, in order to make the equipment more compact, less heavy, less expensive. . . One of the of the functions to be included is the Analog-Digital conversion. The principal constraints of such converter is the power consumption combine with an accuracy of 14 to 16 bits. We present an original architecture using a converter by column and an another one by pixel. The converter column is a converter built around the classical successive approximation architecture. It was modeled mathematically by taking into account various parasitic effects (charge injection, limited gain, parasitic capacitors, technological dispersions. . . ). It has been designed, fabricated in a standard 0. 5 mM MOS technology, and characterized. An accuracy of 6. 5 bits had been measured. The pixel converter is a type of Sigma-Delta converter. It has also modeled and simulated. The study of this hybrid architecture opens a new way of research to build new elaborated integrated readout circuits.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 114 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p.111-113.

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : M/Wg ORSA(2002)175
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.