Exploration architecturale au niveau comportemental : application aux FPGAs

par Sébastien Bilavarn

Thèse de doctorat en Électronique et informatique industrielle

Sous la direction de Jean-Luc Philippe.

Soutenue en 2002

à Lorient .


  • Résumé

    A significant factor in the evolution of modern electronic systems is the appearance of new architectures based on the programming of hardware components such as Field programmable Gate Arrays (FPGAs). The introduction of those components as an alternative computation unit and the flexibility they offer increase the interest of suche an integration solution. Moreover, the recent evolutions of the different families allow today the implementation of complex systems with higher constraints on performances. Few works focus on the estimation of an application on a technology of this type. Until now, researchers mainly carried their efforts on the imrpovement of reconfigurable architectures in order to make them powerful and thus to constitute an alternative to ASICs (Application Specific Integrated Circuits). The objective of the work presented in this thesis is to propose techniques and tools associated on programmable architectures. The developed method is generic (it can be applied to several FPGA families) and is located at the behavioral level. It allows the browsing of several architectural solutions and is integrated in a hardware : software codesign methodology.


  • Résumé

    Un facteur important dans l'évolution des systèmes électroniques modernes est l'apparition de nouvelles architectures basées sur la programmation de circuits matériels tels que les composants programmables. Les récentes évolutions des différentes familles autorisent aujourd'hui l'intégration de systèmes de plus en plus complexes avec des contraintes de performances de plus en plus fortes. D'autre part, la flexibilité offerte par ce type de technologie fait des FPGAs (Field programmable gate arrays) une cible architecturale promise à un bel avenir. L'évaluation des performances d'une application sur une technologie reconfigurable est un problème peu étudié à ce jour. Jusqu'à présent, les chercheurs ont principalement porté leurs efforts sur l'amélioration des architectures afin de les rendre plus performantes et ainsi constituer une réelle alternative aux ASICs (Application specific integrated circuits). L'objectif du travail présenté dans ce mémoire consiste à proposer des techniques et les outils associés permettant l'évaluation rapide des performances (temps, surface) d'applications sur des architectures programmables. La méthode développée est générique (elle s'applique à plusieurs familles de FPGAs) et se situe au niveau comportemental. Elle permet l'exploration de plusieurs solutions architecturales et s'intègre dans un flot de conception conjointe logiciel / matériel.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 158 p.
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. : 56 réf.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Bretagne-Sud (Lorient). Bibliothèque universitaire.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.