Etude d'un composant analogique programmable destiné aux applications d'interfaces pour capteurs

par Cédric Ruby

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Jean-Pierre Chante.

Soutenue en 2002

à Villeurbanne, INSA , dans le cadre de EDIIS - Ecole Doctorale Informatique Et Information Pour La Societe, LYON , en partenariat avec CEGELY - Centre de génie électrique de Lyon (Ecully-Villeurbanne, Rhône) (laboratoire) .


  • Résumé

    Equivalents analogiques des FPGA, les EPAA sont susceptibles d'une part de simplifier le développement des ressources analogiques, et donc d'en réduire le temps de conception, et d'autre part de proposer une solution d'intégration économiquement avantageuse par rapport à la technologie ASIC. Le but de cette thèse est de développer un FPAA réalisant des opérations non-linéaires de calcul, afin de linéariser des signaux issus de capteurs. Le travail s'est focalisé sur une cellule réalisée à partir de 2 circuits multiplieurs et dont deux versions ont été réalisées et testées pendant cette étude. La première a fait apparaitre des problèmes d'offset ; une étude de l'appairage des composants a alors permis de réaliser des compensations d'offset ; la seconde version de la cellule a ainsi montré de nettes améliorations des performances. Cependant, l'intégration des ressources de calibrage des offsets est impérative, et une étude en ce sens permettra de conclure quant à l'industrialisation d'un tel circuit.

  • Titre traduit

    = Study of a Field Programmable Analog Array for sensors interface applications


  • Résumé

    Analog counterpart of an FPGA, an FPAA can firstly simplify the development flow of analog resources, in order to reduce the time-to-market of electronic applications, and can secondly be a cost effective integration solution compared to the expensive ASIC technology. The goal of this study is to develop an FPAA realizing non-linear calculus operations for the applications of sensors interface. Two versions of an analog cell using two analog multipliers were developed and tested during this thesis. The first one permitted to highlight the requirement to control internal offsets; a study of the matching in the structure was then leaded and an offset cancellation scheme was designed; finally, improvements of the performances were achieved with the second version of the cell. Nevertheless, an automatic offset cancellation must be integrated within the FP AA, and such a study could conclude about the possible industrialization of this integrated circuit.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol.(X-146 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Réf. Bibliogr. à la fin de chaque chapitre, bibliogr. p.129-134

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(2671)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.