Prediction du taux d'erreurs d'architectures digitales : une methode et des resultats experimentaux

par SANA REZGUI

Thèse de doctorat en Sciences et techniques

Sous la direction de Raoul Velazco.

Soutenue en 2001

à l'INP GRENOBLE .

    mots clés mots clés


  • Pas de résumé disponible.


  • Pas de résumé disponible.


  • Résumé

    Cette these est consacree a l'etude du comportement de processeurs digitaux face a l'un des effets induits par l'environnement radiatif : le phenomene dit seu ou upset qui se traduit par le basculement intempestif du contenu d'un element memoire. Les techniques de durcissement ne pouvant pas garantir entierement l'immunite face aux upsets des circuits candidats aux applications spatiales, des methodes d'estimation des taux d'erreurs par des tests sous radiation ou par injection de fautes s'averent necessaires, dans le double but de choisir les circuits les moins sensibles a ces effets et d'etudier le comportement des applications de vol face aux upsets. L'objectif de cette these consiste en la definition d'une methode d'injection de fautes de type upset et de son experimentation sur differentes architectures digitales afin d'etudier ses potentialites ainsi que son efficacite. La methode proposee se base sur l'injection d'erreurs de type upset sur une carte digitale batie autour du processeur cible, comme consequence de l'activation d'un signal d'interruption asynchrone. L'execution de la sequence de traitement de l'interruption appelee ceu dans cette these (code emulant un upset) provoquera la modification du contenu d'un bit selectionne aleatoirement parmi les elements de la zone memoire sensible aux upsets du processeur. L'implantation de cette technique a ete realisee par l'intermediaire d'un systeme thesic, testeur dedie a la qualification sous radiation de circuits integres. L'objectif final de ces recherches a ete de demontrer que le taux d'erreurs d'une application peut etre predit a partir des resultats issus d'essais d'injection d'upsets et des mesures des sensibilites des elements memoires du processeur considere. La confrontation de ces predictions avec des mesures realisees a l'aide d'accelerateurs de particules, a permis de montrer la validite de l'approche proposee pour differents types de processeurs.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 205 p.
  • Annexes : 74 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.