Synthese architecturale d'applications de traitement du signal sous contrainte en temps reel, dediee aux technologies submicroniques

par CHRISTOPHE JEGO

Thèse de doctorat en Electronique

Sous la direction de Eric Martin.

Soutenue en 2000

à Rennes 1 .

    mots clés mots clés


  • Pas de résumé disponible.


  • Pas de résumé disponible.


  • Résumé

    L'evolution conjointe des technologies vers le submicronique et de la complexite des operations offre de nouvelles possibilites d'integration. Des lors, l'exploitation des capacites d'integration implique une elevation du niveau d'abstraction du flot de conception des circuits. L'enjeu est de specifier, concevoir et predire au plus haut niveau afin d'assurer la maitrise des performances physiques tout au long du processus de conception. Ainsi, la synthese d'architecture est un procede automatise qui facilite l'adequation algorithme architecture en permettant l'exploration de l'espace des solutions architecturales. Cependant, les outils actuels de synthese architecturale ne prennent pas en compte le cout des interconnexions internes aux circuits vlsi qui devient predominant. L'objectif est donc le developpement d'une methodologie assurant le controle des interconnexions tout au long du processus de synthese d'architecture. Pour se faire, une demarche permettant une analyse des interconnexions de l'unite de traitement, des le niveau comportemental, a tout d'abord ete developpee. L'interet principal de cette demarche reside dans une modelisation des parametres de cout associes aux interconnexions de la solution architecturale. Puis, des algorithmes integrant des contraintes liees au probleme des interconnexions ont ete proposes pour chacune des etapes du processus de synthese d'architecture. Ces travaux ont abouti a la definition d'un processus global prenant en compte les couts d'interconnexion. L'impact et la pertinence de ce processus de synthese d'architecture, ont enfin ete verifies pour differentes applications de tdsi (filtre adaptatif, transformee en ondelettes et algorithme de viterbi). La comparaison entre les resultats obtenus a partir d'un processus de synthese d'architecture classique et de notre processus, a permis de mettre en evidence l'interet de notre approche pour la maitrise des interconnexions dans un flot global de conception de circuits vlsi.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 178 p.
  • Annexes : 108 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Rennes I. Service commun de la documentation. Section sciences et philosophie.
  • Disponible pour le PEB
  • Cote : TA RENNES 2000/91
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.