Les limites technologiques du silicium et tolerance aux fautes

par LORENA ANGHEL

Thèse de doctorat en Sciences et techniques

Sous la direction de Michael Nicolaïdis.

Soutenue en 2000

à l'INP GRENOBLE .

    mots clés mots clés


  • Résumé

    Les technologies de silicium s'approchent de leurs limites physiques en termes de reduction de tailles des transistors, et de la tension d'alimentation (v d d), d'augmentation de la vitesse de fonctionnement et du nombre de dispositifs integres dans une puce. En s'approchant de ces limites, les circuits deviennent de plus en plus sensibles a toute source de bruit (telles que les couplages capacitifs ou cross-talks, l'influence electro-magnetique, le bruit sur les lignes d'alimentation ground-bounce), ainsi qu'aux phenomenes radiatifs (particules alpha et neutrons atmospheriques). Ainsi, le taux d'erreurs du fonctionnement causees par l'impact des particules ionisantes (erreurs soft) ou par des defauts difficiles a detecter echappant ainsi au test de fabrication (par ex. Fautes temporelles), se voit augmente de facon radicale. Dans cette these, nous analysons dans un premier temps ces problemes et nous concluons que tout circuit doit etre concu en utilisant des techniques de tolerance aux fautes afin de pouvoir maintenir des niveaux de fiabilite acceptables pour les prochaines generations de circuits nanometriques. Cette analyse montre que les parties logiques tendent de devenir aussi sensibles aux erreurs soft que les memoires, necessitant ainsi le meme niveau de protection, les techniques traditionnelles de tolerance aux fautes (tmr, duplication) etant trop couteuses, ne sont pas acceptables pour les applications a faible valeur ajoutee (ex. Produits grand publique). Le caractere temporel des fautes transitoires et de timing est exploite afin de proposer des solutions efficaces utilisant des structures self-checking, ainsi que des techniques de redondance temporelle ces techniques minimisent le cout materiel et ont un faible impact sur la vitesse de fonctionnement du circuit. Nous avons aussi developpe une methodologie de simulation de fautes transitoires, qui nous a permit d'evaluer de facon precise l'efficacite de protection obtenue par ces techniques.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 156 p.
  • Annexes : 78 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.