Conception d'une architecture materielle reconfigurable dynamiquement dediee au traitement d'images en temps reel

par RIAD BOURGUIBA

Thèse de doctorat en Sciences et techniques

Sous la direction de Didier Demigny.

Soutenue en 2000

à CERGY .

    mots clés mots clés


  • Pas de résumé disponible.


  • Pas de résumé disponible.


  • Résumé

    Le traitement des images en temps reel est une discipline tres gourmande en puissance de calcul, qui en general ne peut etre mise en uvre que par des machines dediees qui reposent sur deux technologies. D'un cote, on trouve les asic qui offrent des solutions specialisees, compactes et performantes, mais tres rigides. De l'autre, on trouve les microprocesseurs qui apportent la souplesse de la programmation classique, mais qui doivent etre agences en un reseau et travailler en parallele pour atteindre l'objectif temps reel, avec les difficultes techniques que cela suppose. Depuis une dizaine d'annees, une autre technologie tente de s'installer : celle des fpga. Ces derniers offrent des performances d'un meme ordre de grandeur que les asic, pour une consommation tres raisonnable. En outre, ils peuvent etre reprogrammes, ce qui en fait des candidats indiques pour le prototypage. Avec le temps, ils ont vu leurs performances s'accroitre (100 mhz) et leurs capacites augmenter (500 000 portes logiques elementaires), mais ils restent largement sous-utilises. Cette these met en evidence cette sous-exploitation et evalue la reconfiguration dynamique en tant que solution. Cette technique consiste en l'acceleration des calculs, afin de liberer du temps pour reconfigurer le composant et effectuer d'autres traitements. Les ameliorations attendues sont de deux types : plus de puissance de calcul et plus de souplesse du fait du choix des operateurs a charger dans le circuit. Le domaine d'application choisit, la segmentation des images, profite de l'experience accumulee par les membres d'etis (equipe de traitement des images et du signal) au fil des annees. De plus, il n'est pas restrictif, car la reconfiguration dynamique peut egalement profiter a d'autres classes d'applications. Son etude, associee a celle des algorithmes, a permis d'etablir deux chaines de traitement et de definir une architecture materielle generique, ardoise, sur laquelle ont ete implantees deux applications.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 250 p.
  • Annexes : 93 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Cergy-Pontoise. Bibliothèque universitaire. Site de Neuville.
  • Disponible pour le PEB
  • Bibliothèque : Ecole nationale supérieure de l'électronique et de ses applications. Centre de documentation.
  • Disponible pour le PEB
  • Cote : IA2/BOU
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.