Contribution a l'exploitation dynamique de la reconfigurabilite des fpga : etude et validation d'une architecture dediee au traitement d'image

par GILLES MILLON

Thèse de doctorat en Sciences et techniques

Sous la direction de Michel Roussel.

Soutenue en 1999

à Reims .

    mots clés mots clés


  • Résumé

    Le memoire traite de l'exploitation dynamique de la reconfigurabilite des fpgas en traitement d'image bas niveau temps reel. L'objectif est de proposer une architecture materielle susceptible d'accueillir successivement les etapes issues de la decomposition d'une chaine de segmentation d'image. Les motivations de ce travail reposent sur la nature sequentielle des algorithmes appliques a une image pour former une chaine de traitement et sur la reconfigurabilite in situ, illimitee, rapide et partielle des fpgas. Le premier chapitre presente les systemes programmables a base de processeurs d'usage general et les systemes a base d'asics. Nous introduisons la logique programmable combinant la flexibilite des premiers et la puissance des seconds. Le second chapitre presente les circuits logiques programmables, puis les fpgas comme solution a l'objectif fixe. Les strategies theoriques de l'exploitation de la reconfigurabilite sont definies puis nous donnons une description des systemes existants et leurs domaines d'application. Le troisieme chapitre etudie, theoriquement, les strategies de partitionnement, d'implantation et de sequencement de l'application. Nous proposons alors une architecture basee sur des fpgas dedies au traitement de l'information, a la gestion des memoires et a la communication entre les memoires et les ressources de calcul. Les ressources en memoires sont de trois natures : des memoires d'images, de lignes et de travail. Le chapitre quatre decrit une chaine de segmentation realisant la detection et la fermeture des contours puis l'etiquetage des regions. Nous en realisons l'implantation sur une carte prototype en 5 etapes qui valide notre architecture pour sa capacite a recevoir la decomposition d'une chaine de traitement d'image bas niveau. En outre, la performance en terme de vitesse est estimee. Ce travail a montre que la reconfiguration dynamique globale des fpgas peut etre exploitee en traitement bas niveau des images. Les ressources limitees, mises en oeuvre, correspondent aux contraintes imposees par les systemes embarques. En outre, la cadence video est un objectif raisonnable a la vue des performances atteintes avec des circuits anciens.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 138 p.
  • Annexes : 44 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Université de Reims Champagne-Ardenne. Bibliothèque universitaire. Bibliothèque Moulin de la Housse.
  • Disponible pour le PEB
  • Bibliothèque : Institut universitaire de technologie. Bibliothèque.
  • Disponible pour le PEB
  • Cote : THE MIL
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.