Fabrication, caractérisation et modélisation des transistors bipolaires a double hétérojonction InP pour circuits de communications optiques à très hauts débits (40 Gbit/s

par Joseph Mba

Thèse de doctorat en Electronique

Sous la direction de Gérard Guillot.

Soutenue en 1999

à Lyon, INSA .


  • Résumé

    L'objectif est de mettre en place une technologie TBH InP avec des transistors ayant des fréquences de coupure supérieures à 80 GHz. Ces transistors permettront de fabriquer des circuits de communication optique fonctionnant à 40 Gbit/s. L'obtention de ces hautes performances passe par la définition d'une structure de couches adéquate, par une technologie de fabrication adaptée, par une analyse des phénomènes de transport et par des mesures hyperfréquences adaptées. A la lumière de l'analyse des phénomènes de transport et de la modélisation, nous avons proposé des évolutions de la structure permettant d'obtenir simultanément: des fréquences de coupure élevées, une faible consommation, une tension de claquage élevée (B V CE) et de faibles courants de fuite. Un point essentiel abordé dans cette partie est 1' apport d'une base à composition graduelle permettant de minimiser le temps de transit à travers la base et de trouver un meilleur compromis entre un gain élevé et une faible résistance de base. Une optimisation de la technologie de fabrication du TBH a été mise en place, de manière à réduire sensiblement (60%) les parasites, dans le cadre des règles de dessin imposées par l'outil technologique disponible au laboratoire. Cette optimisation concerne principalement la réduction de la surface base-collecteur, dont dépend directement la capacité base-collecteur, la fréquence de transition et surtout la fréquence maximale d'oscillation. Cette technologie associée à la structure de couches évoluée a conduit à la réalisation de transistors ayant les performances suivantes : Ft = 105 GHz, Fmax = 70 GHz, β = 48, BVCE > à 7,5 V. Ces transistors ont conduit à la réalisation de circuits fonctionnant à 44 Gbit/s pour le multiplexeur 2:1, 40 Gbit/s pour le démultiplexeur 2: l, 25 Gbit/s pour le driver et plus de 25 Gbit/s pour une bascule D. L'ensemble de ces circuits permet de valider les approches utilisées au cours de ce travail.

  • Titre traduit

    = Fabrication, Characterization and Modeling of InP Double Heterojunction Bipolar Transistor For Very High Bit Rate Optical Communication Circuits (40 Gbit/s)


  • Résumé

    The objective of this work is to fabricate InP Heterojunction Bipolar Transistor (HBT) with cutoff frequencies greater than 80 GHz. Those transistors will be used to fabricate optical communication circuits operating at 40 Gbit/s. To obtain those high performances, we have defined an adequate epitaxial structure, optirnized the fabrication technology, studied the transport phenomenon and made a suited microwave characterization. In the light of the analysis of the transport phenomenon (simulation) and an electrical modeling, we have designed epitaxial structures which simultaneously permit to obtain: high cutoff frequencies, small electric consumption (saturation voltage < 0. 8 V), a high breakdown voltage and a very small leakage current. An essential point of this part is the beneficial contribution of the compositionally graded base to minimize the base electron transit time and to find a better trade off between a high static gain and base sheet resistance. An optirnization of the fabrication technology have been done in order to reduce the parasitic. This optirnization consist of the reduction of the base-collector area on which the base-collector capacitance, the transition frequency and especially the maximal oscillation frequency depend. New technological processes have been studied and validated for high area reduction (60%) within the limits of the design rules and the technology tools available in the laboratory. HBT structures benefiting simultaneously from the two previous optimizations have been fabricated and characterized. These transistors lead to high performances: Ft= 105 GHz, Fmax = 70 Hz, β= 48, a BVCE > 7. 5 V (at 4. 5 kA/cm2). These transistors permits to realize circuits operating at 44 Gbit/s for the 2: 1 multiplexer, 40 Gbit/s for demultiplexer, 25 Gbitls for driver and 25 Gbit/s for the D-FF. All these circuits validate the different approaches used in this work.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (219 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. P

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(2257)

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire Joseph-Fourier.
  • Non disponible pour le PEB
  • Cote : MF-1999-MBA
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.