Fabrication, caracterisation et modelisation des transistors bipolaires a double heterojonction inp pour circuits de communications optiques a tres hauts debits (40 gbit/s)

par JOSEPH MBA

Thèse de doctorat en Sciences et techniques

Sous la direction de Guillot, Gérard.

Soutenue en 1999

à Villeurbanne, INSA .

    mots clés mots clés


  • Résumé

    L'objectif est de mettre en place une technologie tbh inp avec des transistors ayant des frequences de coupure superieures a 80 ghz. Ces transistors permettront de fabriquer des circuits de communication optique fonctionnant a 40 gbit/s. L'obtention de ces hautes performances passe par la definition d'une structure de couches adequate, par une technologie de fabrication adaptee, par une analyse des phenomenes de transport et par des mesures hyperfrequences adaptees. A la lumiere de l'analyse des phenomenes de transport et de la modelisation, nous avons propose des evolutions de la structure permettant d'obtenir simultanement : des frequences de coupure elevees, une faible consommation, une tension de claquage elevee (bv c e) et de faibles courants de fuite. Un point essentiel aborde dans cette partie est l'apport d'une base a composition graduelle permettant de minimiser le temps de transit a travers la base et de trouver un meilleur compromis entre un gain eleve et une faible resistance de base. Une optimisation de la technologie de fabrication du tbh a ete mise en place, de maniere a reduire sensiblement (60%) les parasites, dans le cadre des regles de dessin imposees par l'outil technologique disponible au laboratoire. Cette optimisation concerne principalement la reduction de la surface base-collecteur, dont depend directement la capacite base-collecteur, la frequence de transition et surtout la frequence maximale d'oscillation. Cette technologie associee a la structure de couches evoluee a conduit a la realisation de transistors ayant les performances suivantes: f t = 105 ghz, f m a x = 70 ghz, = 48, bvce > a 7,5 v. Ces transistors ont conduit a la realisation de circuits fonctionnant a 44 gbit/s pour le multiplexeur 2:1, 40 gbit/s pour le demultiplexeur 2:1, 25 gbit/s pour le driver et plus de 25 gbit/s pour une bascule d. L'ensemble de ces circuits permet de valider les approches utilisees au cours de ce travail.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 219 p.
  • Annexes : 143 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.